evlpr8的博客

转载 布局约束Pblock设置方法

手工布局应该算是一项高级技能，在某些场合是不可或缺的，例如Partial Reconfiguration。同时，它也是实现时序收敛的一种可选方法。首先，打开综合后的设计，将Vivado切换到Floorplanning模式，如下图所示。一旦切换到Floorplanning模式，Vivado会自动打开Physical Constraints窗口（也可以通过Window -...

转载 DDR3 基本指令描述及参考资料

DDR（Double Data Rate SDRAM），即双倍速率同步动态随机存储器，含义是数据会被时钟的上升沿和下降沿采样，相对于时钟上升沿采样，这种方法相当于把采样时钟频率提升了一倍。DDR3 SDRAM在降低系统功耗的同时很大程度上提高了系统性能，其理由“fly-by”和动态片上匹配技术对于信号完整性的改善效果明显。1、逻辑Bank组成DDR3的存储单元称为逻辑bank，...

转载 （转）FPGA中系统运行频率计算方法

我们的设计需要多大容量的芯片？我们的设计能跑多快？这是经常困扰工程师的两个问题。对于前一个问题，我们可能还能先以一个比较大的芯片实现原型，待原型完成再选用大小合适的芯片实现。对于后者，我们需要一个比较精确的预估，我们的设计能跑50M，100M 还是133M？　　 首先让我们先来看看Fmax 是如何计算出来的。图（1）是一个通用的模型用来计算FPGA的。我们可以看出，Fmax 受Ts...

转载 转载：Vivado中MIG核中DDR的读写控制

本文使用Vivado 2015.4在Nexys4 DDR（以下简称N4DDR）开发板上实现DDR的读写。· FPGA如果需要对DDR进行读写，则需要一个DDR的控制器。根据官方的文档（UG586，下载链接在文末），DDR控制器的时序主要有三：（1）首先是控制信号，如下图：· 从上图可以看出，只有当app_rdy信号有效时，程序所发出的读写命令才会被控制器接收。这点必须注意。（2）然...

转载 转载：Xilinx DDR3 IP详解与时序分析

一.配置过程1>首先找到IP核2>选择兼容的片子，这个ddr兼容K7系列的三个片子3>选择ddr34>配置工作时钟部分 配置时钟前我们先了解一下ddr3的ip核的时钟关系,如下图，共三个时钟。Ip核心的工作时钟和参考时钟，必须直接连在电路板上，不可由IP核分频得到。IP核的工作时钟常用频率：50M/200M(不必再选参考时钟)...

原创 ubuntu 802.1上网方式配置教程

在Ubuntu中，Xsupplicant使用两个配置文件，分别是/etc /xsupplicant/xsupplicant.conf和/etc/default/xsupplicant。其中，文件/etc /xsupplicant/xsupplicant.conf用于Xsupplicant的功能配置，而文件/etc/default /xsupplicant则记录Ubuntu如何控制Xsupplic...

原创 ubuntu 9.04 命令行版安装教程

每次重装都要在网上找很多设置指南，非常麻烦，所以整理出自己的笔记。以备后用。申请光盘太慢，最能跟上发行版的就是硬盘安装方式，desktop的软件太少，所以一般用alternate版本。下载对应版本的引导文件initrd.gz（文件类型为.gz）和vmlinuz（没有文件类型，也就是不添加后缀名），注：http://ubuntu.mithril-linux.org/archives/di...

原创 ubuntu防止掉线命令

刷字体缓存fc-cache -fv## desible ipv6sudo sed -ie '/net-pf-10/d' /etc/modprobe.d/aliasessudo sh -c 'echo "alias net-pf-10 off" >> /etc/modprobe.d/aliases'sudo sed -ie '/ipv6/d' /etc/modprobe.d...

转载 win7 xp双系统启动引导修复指令

选择“命令提示符”，接着在弹出的命令提示符窗口中依次输入以下命令(每输入一条按一下回车，若屏幕上返回“操作成功完成”的信息，则继续输入下一条命令，否则请检查刚才的输入是否有误并重新输入)：　　bcdedit /create {ntldr} -d "Windows XP"　　bcdedit /set {ntldr} device partition=D:　　bcdedit /set {n...

翻译 Vivado Design Suite与第三方软件版本对应需求关系

Vivado Design Suite与第三方软件modelsim/questasim 版本对应需求关系：（版本不匹配的ModelSim/Questasim软件无法关联仿真）This article lists the supported third party simulators to be used with Vivado Design Suite.These are al...

转载 SDRAM、DDR2、DDR3内存频率：核心频率，工作频率，等效频率

转载 （转载）DDR3驱动原理与FPGA实现

RAM简介RAM(Random Access Memory) 随机存储器。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。 按照存储信息的不同，随机存储器又分为静态随机存储器（Static RAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。静态随机存储器SRAM（Static...

转载 24位RGB颜色转换为16位RGB

找了很久终于找到这个转换方法，笔记整理如下：24位RGB是分别由8位红色，8位绿色以及8位蓝色组成：RRRRRRRRGGGGGGGGBBBBBBBB例如：24位RGB红色表示方法为111111110000000000000000(十六进制表示为：0xFF0000)而对应的16位RGB颜色则是由5位红色，6位绿色以及5位红色...

转载 包文的概念

为什么要讲包文FPGA广泛应用于通信、图像处理、航天航空、自动化等领域，其中通信是FPGA应用最大的领域。在通信中，发送端首先将数据封装成一个个包文，接收端按包文为单位进行接收。例如以太网，发送端将数据封装成包文格式，该包文包含了目的地址、源地址、检验域、包文长度和包文数据等信号。接收端根据这些信息，就能正确地接收数据。可以说包文是通信中处理的基本单元。明德扬的练习，大部分都是对包文的处理...