MIPI 打怪升级之DBI篇

1 Overview

DBI全称Display Bus Interface， 是用于主机到显示设备的的一种数据传输标准，与之前《06_MIPI打怪升级之DPI》提到的DPI对应。均是由MIPI联盟退出的多媒体相关协议。DBI特点在于需要显示设备内置帧缓冲buffer，一般称之为GRAM，而通过DBI发送一帧数据之后，主机与DBI就可以停止了，显示设备可以根据自行设置的帧率去GRAM中取数据。
参考文档：《MIPI Alliance Standard for Display Bus Interface v2.0》

2 Display Architectures

显示模块应基于如下4种显示架构：
根据是否有帧缓存buffer与寄存器配置存储进行区分

1. The Type 1 Display Architecture:
2. The Type 2 Display Architecture:
3. The Type 3 Display Architecture:
4. The Type 4 Display Architecture:

2.1 Type 1 Display Architecture Block Diagram

2.2 Type 2 Display Architecture Block Diagram

2.3 Type 3 Display Architecture Block Diagram

2.4 Type 4 Display Architecture Block Diagram

3 Interface Signal Description

在主处理器和显示模块之间有两种类型的信号连接：

1. 电源信号。 电源由主处理器或由主处理器控制的电源管理单元提供。
2. 接口信号。 使用接口信号在主处理器和显示模块之间传输像素数据、命令和控制信息。
   存在三种类型的 DBI 实现，命名为 A、B 和 C，其差异在于Interface Signals，而Power Supply Signals一致。

3.1 Type A Interface Block Diagram

3.2 Type B Interface Block Diagram

3.3 Type C Interface Block Diagram

3.4 Power Supply Signals

4 Interface Functional

4.1 Type A Interface Write and Read Cycles

在写周期期间，主机处理器通过接口将命令或数据写入显示模块。A 类接口支持两种模式：Fixed E 和Clocked E。两种模式都使用 CSX、D/CX、R/WX 和 E 信号以及 所有八个 (D[7:0])、九个 (D[8:0]) 或十六个 (D[15:0]) 信息信号。 当接口上存在命令时，D/CX 被驱动为低电平，当接口上存在数据时，D/CX 被拉高。
在读取周期期间，主机处理器通过接口从显示模块读取数据。 A 型接口支持两种模式：Fixed E 和 Clocked E。两种模式都使用 CSX、D/CX、R/WX 和 E 信号以及所有 8 个 (D[7:0])、9 个 (D[8:0] ) 或十六个 (D[15:0]) 信息信号。 D/CX 在整个读取周期内被驱动为低电平。

Type A Interface - Fixed E Mode Write Cycle:

1. CSX 是非同步信号； 它可以停止。
2. E 信号在Fixed E 模式下连接高电平。