HDL-Bits 刷题记录 04

最新推荐文章于 2023-04-16 23:06:03 发布
最新推荐文章于 2023-04-16 23:06:03 发布
阅读量176 收藏
点赞数
分类专栏： fpga 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_31764341/article/details/127045707
版权

More Circuits

Rule90

元胞自动机，网上给的元胞自动机的解释是按照一定规律生成/扩散的数据格式

LeftCenterRightCenter’s next state
1110
1101
1010
1001
0111
0100
0011
0000

上面那个表意义不大，就能看出来是左右异或得到中间数主要看下面的
1
10
101
1000
10100
100010
1010101
10000000
下面简答迭代一下

0补位补位
00010
00100
01010
10000
module top_module(
    input clk,
    input load,
    input [511:0] data,
    output [511:0] q ); 
    always @(posedge clk)
        begin
            if(load)
                q <= data;
            else
                q <= {1'b0,q[511:1]}^{q[510:0],1'b0};//错位异或的写法
        end
endmodule
Rule110

这个关系反正我是没看出来，
按照网上一个哥们的解法，卡诺图化简

module top_module(
    input clk,
    input load,
    input [511:0] data,
    output [511:0] q
); 
    always @(posedge clk)
        begin
            if(load)
                q <= data;
            else
                q <= (q & ~{q[510:0],1'b0}) | (~{1'b0,q[511:1]} & {q[510:0],1'b0}) | (~q & {q[510:0],1'b0}); 
        end
endmodule

Finite State Machu

Fsm1

状态机图解释，输入为1的时候状态保持，输入为0 状态反转，复位时候状态复位为B
状态A 输出0 状态B 输出1
不知道带next_state 怎么写 就给干掉了 果然简单多了 不知道是不是练习的重点
在这里插入图片描述

module top_module(
    input clk,
    input areset,    // Asynchronous reset to state B
    input in,
    output out);//  

    parameter A=0, B=1; 
    reg state, next_state;

    always @(*) begin    // This is a combinational always block
        // State transition logic
        case (state)
        A: out = 0;
        B: out = 1;
        endcase
    end

    always @(posedge clk, posedge areset) begin    // This is a sequential always block
        if(areset) begin
 //           next_state <= 1'b1;
            state <= 1'b1;
        end
        else if(in==1'b1) begin
//            next_state <= state;
            state <= state;
        end
        else begin
//            next_state <= ~next_state;
            state <= ~state;
        end
    end

    // Output logic
    // assign out = (state == ...);
endmodule
Fsm1s

和上一题一样 要同步复位
我还是不会他的思路怎么填充 西八

module top_module(
    input clk,
    input reset,    // Asynchronous reset to state B
    input in,
    output out);//  

    parameter A=0, B=1; 
    reg state, next_state;

    always @(*) begin    // This is a combinational always block
        // State transition logic
        case (state)
        A: out = 0;
        B: out = 1;
        endcase
    end

    always @(posedge clk) begin    // This is a sequential always block
        if(reset) begin
 //           next_state <= 1'b1;
            state <= 1'b1;
        end
        else if(in==1'b1) begin
//            next_state <= state;
            state <= state;
        end
        else begin
//            next_state <= ~next_state;
            state <= ~state;
        end
    end

    // Output logic
    // assign out = (state == ...);

endmodule
Fsm2

虽然我可能还是猜不出来他想怎么写 但是我能让我的代码好看点,至少把他定义的变量都用上了，虽然没有什么卵用
在这里插入图片描述

module top_module(
    input clk,
    input areset,    // Asynchronous reset to OFF
    input j,
    input k,
    output out); //  

    parameter OFF=0, ON=1; 
    reg state, next_state;
    always @(*) begin
        state = next_state;
    end
    always @(posedge clk, posedge areset) begin
        if(areset)begin
        
        next_state <=1'b0;
        end
        else begin
        case (state)
        OFF: next_state <= j?ON:OFF;
        ON:  next_state <= k?OFF:ON;
        endcase
        end
    end
    // Output logic
     assign out = state ? 1:0;

endmodule
Fsm2s

应该是异步逻辑改成同步

module top_module(
    input clk,
    input reset,    // Asynchronous reset to OFF
    input j,
    input k,
    output out); //  

    parameter OFF=1'b0, ON=1'b1; 
    reg state, next_state;
    always @(*) begin
        state = next_state;
    end
    always @(posedge clk) begin
        if(reset)begin
        
        next_state <=1'b0;
        end
        else begin
        case (state)
        OFF: next_state <= j?ON:OFF;
        ON:  next_state <= k?OFF:ON;
        endcase
        end
    end
    // Output logic
     assign out = state ? 1'b1:1'b0;

endmodule
Fsm3comb

A=2’b00, B=2’b01, C=2’b10, D=2’b11.
根据输入给输出赋值 纯组合逻辑 分两行写是因为开始没看到没有时钟

statenext--stateoutput
IN =0IN=1
AAB0
BCB0
CAD0
DCB1
module top_module(
    input in,
    input [1:0] state,
    output [1:0] next_state,
    output out); //

    parameter A=0, B=1, C=2, D=3;
    always @ (*) begin
        
        out = (D==state)?1:0; 

    end
    always @(*) begin
        case (state) 
        A: next_state= in?B:A;
        B: next_state= in?B:C;
        C: next_state= in?D:A;
        D: next_state= in?B:C;
        endcase
    end
    // State transition logic: next_state = f(state, in)

    // Output logic:  out = f(state) for a Moore state machine

endmodule
Fsm3onehot

就是单纯的分解成每个bit位和输入状态的对应关系
做状态转换和输出逻辑

module top_module(
    input in,
    input [3:0] state,
    output [3:0] next_state,
    output out); //

    parameter A=0, B=1, C=2, D=3;

    // State transition logic: Derive an equation for each state flip-flop.
    assign next_state[A] = ~in&&(state[A]||state[C]);
    assign next_state[B] = in&&(state[A]||state[B]||state[D]);
    assign next_state[C] = ~in&&(state[B]||state[D]);
    assign next_state[D] = in&&(state[C]);

    // Output logic: 
    assign out = (state&8)?1:0;

endmodule
Fsm3

这几个的逻辑基本都没变化

module top_module(
    input clk,
    input in,
    input areset,
    output out); //
    parameter A =3'd1,B = 3'd3,C = 3'd2,D = 3'd6;
    reg [3:0] state,next_state;
    always@(posedge clk or posedge areset) begin
        if(areset) begin
            next_state <= A;
        end
        else begin
            case (state)
            A:next_state<= in? B:A;
            B:next_state<= in? B:C;
            C:next_state<= in? D:A;
            D:next_state<= in? B:C;
            endcase 
        end
    end
    assign state = next_state;
    assign out =state ==D?1:0;
endmodule

官方答案如下：

module top_module (
	input clk,
	input in,
	input areset,
	output out
);
	// Give state names and assignments. I'm lazy, so I like to use decimal numbers.
	// It doesn't really matter what assignment is used, as long as they're unique.
	parameter A=0, B=1, C=2, D=3;
	reg [1:0] state;		// Make sure state and next are big enough to hold the state encodings.
	reg [1:0] next;

    // Combinational always block for state transition logic. Given the current state and inputs,
    // what should be next state be?
    // Combinational always block: Use blocking assignments.    
    always@(*) begin
		case (state)
			A: next = in ? B : A;
			B: next = in ? B : C;
			C: next = in ? D : A;
			D: next = in ? B : C;
		endcase
    end
    // Edge-triggered always block (DFFs) for state flip-flops. Asynchronous reset.
    always @(posedge clk, posedge areset) begin
		if (areset) state <= A;
        else state <= next;
	end
	// Combinational output logic. In this problem, an assign statement is the simplest.		
	assign out = (state==D);
endmodule
Fsm3s

问题同上，异步复位改同步复位

module top_module(
    input clk,
    input in,
    input reset,
    output out); //
    parameter A =3'd1,B = 3'd3,C = 3'd2,D = 3'd6;
    reg [3:0] state,next_state;
    always@(posedge clk ) begin
        if(reset) begin
            next_state <= A;
        end
        else begin
            case (state)
            A:next_state<= in? B:A;
            B:next_state<= in? B:C;
            C:next_state<= in? D:A;
            D:next_state<= in? B:C;
            endcase 
        end
    end
    assign state = next_state;
    assign out =state ==D?1:0;
endmodule
ece241 2013 q4

分析一下题，这两天脑子嗡嗡的，不好使
同步复位
状态在S1之下的时候 (=0) F1 F2 F3 全输出
前三个都属于正常范畴 恶心的是dfr
关于他的描述是 当水位变化前比变化后 高的时候 dfr = 1 ,否则(水位不变化)dfr维持不变
没想到在哪用状态机 就没用

module top_module (
    input clk,
    input reset,
    input [3:1] s,
    output fr3,
    output fr2,
    output fr1,
    output dfr
); 
    reg [3:1] s1;

    always@(posedge clk) begin
        if(reset) begin
            fr3<=1'b1;
            fr2<=1'b1;
            fr1<=1'b1;
        end
        else begin
            case (s[3:1]) 
            3'b000: {fr3,fr2,fr1} <= 3'b111;
            3'b001: {fr3,fr2,fr1} <= 3'b011;
            3'b011: {fr3,fr2,fr1} <= 3'b001;
            3'b111: {fr3,fr2,fr1} <= 3'b000;
            default:  {fr3,fr2,fr1} <= 3'b111;
            endcase
        end
    end
    always@(posedge clk) begin 
        if(reset)
            s1[3:1]<=3'b000;
        else 
            s1[3:1]<=s[3:1];
    end    
    always@(posedge clk) begin 
        if(reset)
            dfr<=1'b1;
        else if (s1 == s)
            dfr<=dfr;
        else 
            dfr<= ((s1>=s))?1:0;
    end    
endmodule

官方答案如下：
着实看不进去了，改天解释一下

module top_module (
	input clk,
	input reset,
	input [3:1] s,
	output reg fr3,
	output reg fr2,
	output reg fr1,
	output reg dfr
);


	// Give state names and assignments. I'm lazy, so I like to use decimal numbers.
	// It doesn't really matter what assignment is used, as long as they're unique.
	// We have 6 states here.
	parameter A2=0, B1=1, B2=2, C1=3, C2=4, D1=5;
	reg [2:0] state, next;		// Make sure these are big enough to hold the state encodings.
	


    // Edge-triggered always block (DFFs) for state flip-flops. Synchronous reset.	
	always @(posedge clk) begin
		if (reset) state <= A2;
		else state <= next;
	end

    // Combinational always block for state transition logic. Given the current state and inputs,
    // what should be next state be?
    // Combinational always block: Use blocking assignments.    
	always@(*) begin
		case (state)
			A2: next = s[1] ? B1 : A2;
			B1: next = s[2] ? C1 : (s[1] ? B1 : A2);
			B2: next = s[2] ? C1 : (s[1] ? B2 : A2);
			C1: next = s[3] ? D1 : (s[2] ? C1 : B2);
			C2: next = s[3] ? D1 : (s[2] ? C2 : B2);
			D1: next = s[3] ? D1 : C2;
			default: next = 'x;
		endcase
	end
	
	// Combinational output logic. In this problem, a procedural block (combinational always block) 
	// is more convenient. Be careful not to create a latch.
	always@(*) begin
		case (state)
			A2: {fr3, fr2, fr1, dfr} = 4'b1111;
			B1: {fr3, fr2, fr1, dfr} = 4'b0110;
			B2: {fr3, fr2, fr1, dfr} = 4'b0111;
			C1: {fr3, fr2, fr1, dfr} = 4'b0010;
			C2: {fr3, fr2, fr1, dfr} = 4'b0011;
			D1: {fr3, fr2, fr1, dfr} = 4'b0000;
			default: {fr3, fr2, fr1, dfr} = 'x;
		endcase
	end
endmodule
define_mine
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
HDL Bits刷题记录，counter1000,1Hz计数器
weixin_43902584的博客
11-10 772
From a 1000 Hz clock, derive a 1 Hz signal, calledOneHertz, that could be used to drive an Enable signal for a set of hour/minute/second counters to create a digital wall clock. Since we want the clock to count once per second, theOneHertzsignal...
HDL bits 网站刷题答案
11-08
总之，"HDL bits 网站刷题答案"提供的资源是宝贵的，但重要的是，学习者应将它们作为自我学习和实践的辅助工具，而不是纯粹依赖。只有通过亲手编写和调试代码，才能真正提升自己的Verilog技能。
HDL-Bits 刷题记录 01
qq_31764341的博客
09-13 513
HDL-Bits刷题 首发阿里云 本文同步过来
HDL-Bits 刷题记录 03
qq_31764341的博客
09-13 224
HDL-Bits 刷题记录 03
HDL-Bits 刷题记录 02
qq_31764341的博客
09-13 352
HDL-Bits 刷题记录 02
HDL Bits刷题记录，Edgecapture下降沿监测
weixin_43902584的博客
11-09 229
For each bit in a 32-bit vector, capture when the input signal changes from 1 in one clock cycle to 0 the next. "Capture" means that the output will remain 1 until the register is reset (synchronous reset). hint：当下降沿和复位同时到达时，复位优先级高于下降沿。 module top_modu.
【HDL_Bits刷题】：Getting Start
qq_43412754的博客
04-16 251
语言学习的第一篇
硬件语言 Verilog HDL 牛客刷题day01 基础语法部分
she666666的博客
03-12 687
硬件语言 Verilog HDL 牛客刷题day01 基础语法部分
HDLBits_刷题_持续更新中
星星泡饭zZ的博客
07-06 3973
夯实基础
HDLBits_Verilog刷题笔记Verilog Language Basics（一）
cascleright1的博客
02-23 249
HDLBits_Verilog刷题笔记Verilog Language Basics（一）
（HDL-64E）63-9194_Rev-J_HDL-64E_S3_Spec Sheet Web.pdf
08-05
Velodyne HDL-64E是一款高性能的激光雷达传感器，主要用于捕获和实时传输高分辨率的三维信息。该设备非常适合自动驾驶汽车导航、三维测绘与勘测以及工业自动化等领域。HDL-64E激光雷达的设计能够覆盖广阔的视野，并...
Velodyne HDL-64E激光雷达.zip
05-28
Velodyne HDL-64E是一款高性能的激光雷达（Light Detection and Ranging）系统，广泛应用于自动驾驶、机器人导航、三维测绘等领域。该设备以其出色的精度、分辨率和扫描速度著称，是诸多科研和商业项目的核心传感器...
63-9113 REV K MANUAL,USER'S,HDL-32E_Outlined.pdf
05-27
附件部分则包含了数字传感器记录器(DSR)的使用说明，HDL-32E样本数据包的格式，坐标计算算法的示例代码，校准和定位方法，以及以太网传输时间表。 在安全注意事项方面，手册强调了操作此设备时的一些重要安全警告。...
vivado2022.1 仿真找不到gcc
qq_31764341的博客
08-03 3810
按照下图 ，将GCC_SIM_EXE_PATH作为系统/用户变量命名，添加到系统/用户变量。不知道哪个能生效，两个都添加了 ，报错消失。
ISE14.7 写时钟做输出时用ip核的时钟assign过去时报错 记录
qq_31764341的博客
07-23 2363
ERROR:Place:1136 - This design contains a global buffer instance, <clk1/clkout1_buf>, driving the net, <S_CLK_IN_OBUF>, that is driving the following (first 30) non-clock load pins. < PIN: S_CLK_IN.O; > This is not a recommend
VIVADO2022 sdk 工程创建流程
qq_31764341的博客
02-16 2083
vivado 2022 SDK 工程创建记录
ISE 14.7 spartan6 没有error编译map通不过
qq_31764341的博客
07-28 1899
我个人的角度 map通不过 但是前面的过了 说明程序问题不大，看看是否加chipscope了，不知道为什么用chipscope检测时钟引脚，有的编译就会不通过，但是也不报错，一堆warnings 但是就是通不过，注意，有的时候能过。不确定是频率的问题还是什么问题。 ...
正点原子 eeprom FPGA(verilog)编程
qq_31764341的博客
05-20 1812
eeprom 出于积累Verilog编程和调试经验的需求，用这个东西练手 使用的是正点原子领航者zynq的板子 实验环境过于优越了 导致进度慢就会很自责 ，程序一天出来了 。。 写个总结算是对得起我这两天的debug， eeprom 用的是板子上自带的AT24C64 iic时序 先分析下这货的iic时序，后面再说这货的iic读写时序 这里提前说一下，虽然很多设备都叫iic但是iic和iic之间也是有区别的，所以在写时序的时候一般最好还是看一眼手册和你之前用的iic是不是一样的 简单说两句这个图，你生成的S
hdl-graph-slam
最新发布
04-09
HDL-graph-slam是一个开源的ROS软件包，用于实时6DOF SLAM，基于3D Graph SLAM，并具有基于NDT扫描匹配的测距法估计和环路检测。它支持多种图形约束，例如GPS，IMU加速度（重力矢量），IMU等。HDL-graph-slam还包括平面检测及提取、点云预处理、激光里程计、闭环检测、GPS和IMU数据融合、后端优化等功能。它是一个较为经典的3D激光SLAM开源算法，其代码架构简洁，且调用通用Eigen和g2o库进行核心运算，非常适合对SLAM整个架构的学习。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

define_mine

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值