- 博客(1)
- 收藏
- 关注
原创 FPGA二四八分频
```javamodule ledrgb(clk,ledr,ledg,ledb); input clk; output reg ledr=1'b0; output reg ledg=1'b0; output reg ledb=1'b0;always@(posedge clk) 二分频 begin ledr=~ledr; endalways@(posedge ledr) 四分频 begin ledg=~ledg; endalways@(posedg..
2021-11-20 11:54:59
406
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人