- 博客(4)
- 收藏
- 关注
RSS订阅原创 高速收发器之发送器详解（Transmitter）
该功能为FPGA应用数据与发送器驱动交互的接口，应用数据通过TXUSRCLK2的上升沿写入至TXDATA端口。其中TXDATA数据位宽可以通过TX_DATA_WIDTH、TX_INT_DATAWIDTH、TX8B10BEN等端口将其配置为。TXUSRCLK2时钟的速率由线速率TXDATA 位宽以及TX8B10BEN使能决定。与之类似的时钟TXUSRCLK，必须为PCS层逻辑提供。
2024-04-27 09:52:44
915
原创 GT高速接口
参考时钟的结构如图2-1所示，FPGA BANK外供专用的时钟通过Xilinx 软件内部IBUFDS_GTE2源语进行例化后，分为两路时钟，其中一路二分频；两类时钟均可驱动 CMT (PLL, MMCM, or BUFMRCE), BUFH,or BUFG。GTH： CPLL支持速率 1.6~5.16GHz。时钟分为QPLL（LC震荡电路）和CPLL（环形振荡器）两类。GTX: CPLL支持速率 1.6~3.3GHz。
2023-04-13 21:27:29
469
原创 FPGA数值的表示与运算
FPGA设计中的数值表示均为二进制表示方法，其对数字的量化精度有限。因此，深入理解有效字长效应对数字信号的处理精度和性能的影响至关重要。且在考虑数字的表示方法时，须同时考虑数字具有足够的精度和尽可能少的消耗逻辑资源。按数值类型分类，FPGA中的数值分为整数、定点数以及浮点数，以下分别对其表示方法、运算的HDL描述进行介绍。
2023-04-02 22:14:59
587
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人