![](https://img-blog.csdnimg.cn/a0f854d2d9a24fc0a9b3eb0f6a241869.jpeg?x-oss-process=image/resize,m_fixed,h_224,w_224)
FPGA接口设计篇
文章平均质量分 63
该专栏旨在对通用的FPGA接口进行学习与总结。
Water Drop
这个作者很懒,什么都没留下…
展开
-
高速收发器之发送器详解(Transmitter)
该功能为FPGA应用数据与发送器驱动交互的接口,应用数据通过TXUSRCLK2的上升沿写入至TXDATA端口。其中TXDATA数据位宽可以通过TX_DATA_WIDTH、TX_INT_DATAWIDTH、TX8B10BEN等端口将其配置为。TXUSRCLK2时钟的速率由线速率TXDATA 位宽以及TX8B10BEN使能决定。与之类似的时钟TXUSRCLK,必须为PCS层逻辑提供。原创 2024-04-27 09:52:44 · 897 阅读 · 0 评论 -
GT高速接口
参考时钟的结构如图2-1所示,FPGA BANK外供专用的时钟通过Xilinx 软件内部IBUFDS_GTE2源语进行例化后,分为两路时钟,其中一路二分频;两类时钟均可驱动 CMT (PLL, MMCM, or BUFMRCE), BUFH,or BUFG。GTH: CPLL支持速率 1.6~5.16GHz。时钟分为QPLL(LC震荡电路)和CPLL(环形振荡器)两类。GTX: CPLL支持速率 1.6~3.3GHz。原创 2023-04-13 21:27:29 · 453 阅读 · 0 评论