GT高速接口

1、 概述

2、参考时钟

      参考时钟的结构如图2-1所示，FPGA BANK外供专用的时钟通过Xilinx 软件内部IBUFDS_GTE2源语进行例化后，分为两路时钟，其中一路二分频；两类时钟均可驱动 CMT (PLL, MMCM, or BUFMRCE), BUFH,or BUFG 。

         时钟分为QPLL（LC震荡电路）和CPLL（环形振荡器）两类。

         GTX:       CPLL支持速率 1.6~3.3GHz 

         GTH：    CPLL支持速率 1.6~5.16GHz