摘要
本文提出了标准,使用简单的整数算术来确定一对设备的布局是否被分成多个相同的部分,以消除非线性过程梯度的影响。 这些标准允许量化 12 种布局对称性,可以利用这些对称性来消除特定的工艺梯度分量。 “分散”,即设备段在整个布局中分布的程度,也以简单直观的方式进行量化,并用于确定多个梯度消除布局中哪一个最好。 提出了构造具有任意数量的行和列的最大分散二次梯度消除布局的技术。
本文提出了标准,使用简单的整数算术来确定一对设备的布局是否被分成多个相同的部分,以消除非线性过程梯度的影响。 这些标准允许量化 12 种布局对称性,可以利用这些对称性来消除特定的工艺梯度分量。 “分散”,即设备段在整个布局中分布的程度,也以简单直观的方式进行量化,并用于确定多个梯度消除布局中哪一个最好。 提出了构造具有任意数量的行和列的最大分散二次梯度消除布局的技术。
介绍
I 集成电路 (IC) 制造技术在裸片、晶圆和批次上的绝对器件可变性比同一裸片上相邻器件之间的差异可变性要大得多。 因此,精密模拟电路通常基于差分设计技术。 可以通过调整器件尺寸、布局和/或偏置来控制差异可变性。 最小化设备之间差异(即失配)的布局标准包括:使设备方向和电流方向相同; 确保路由和寄生参数相同; 确保周围环境(井边缘、隔离边缘等)相同,以最小化或至少匹配布局相关效应 (LDE); 如果 IC 上预期有热点,则将器件及其触点放置在等温轮廓上。 模拟电路的许多其他布局要求在 [1] 中有详细说明。
保证两个(或更多)设备匹配良好的最有效技术之一是:让它们变大。 导致器件之间差异的一个主要因素是局部变化,它来自不可避免的原子变化,例如线边缘粗糙度 [2]、[3] 和随机掺杂剂波动 [4]-[6],它们与器件几何形状相互变化 [7] ,[8],随着设备尺寸的增加而减小。 然而,简单地增加器件尺寸会导致另一个问题:对工艺梯度的敏感性。 这是因为观察到工艺参数(例如掺杂水平或器件尺寸偏移)取决于晶片或管芯内的位置。 为减少局部变化,增加长度和宽度的单节器件会导致两个器件的质心之间的距离增加,这会导致器件之间因工艺参数的梯度而产生偏移。
公共质心 (CC) 布局 [9] 被广泛用于减轻过程梯度的影响。 在这种方法中,每个设备被分成多个部分,并且这些部分相互交叉,以便每个设备的部分的空间质心重合。 已经开发了许多布局模式 [1]、[10]、非标准设备形状 [11]-[13] 以及复杂的布局算法和工具 [14]-[23],以最大限度地减少工艺梯度对匹配设备的影响。 已经注意到对称性和 CC 布局的必要性,尽管这意味着什么以及为什么它很重要还没有明确说明。 大多数分析假设线性(即一阶)过程梯度。 尽管已知可能的物理原因导致晶圆上某些工艺参数 p 的线性变化(例如,晶圆加工过程中的温度梯度和气体试剂浓度)直接证据来自晶圆映射 [24]、[25] 和间接证据来自数字- 模拟转换器[26]表明也存在径向过程梯度。 这些为空间依赖性 p(x, y) 提供了抛物线形状,因此用二次(即二阶)而不是线性空间变化模型更好地表示。
本文提出了一种适用于所有设备类型的分析,当一对相同大小的设备中的每一个被分成相同但任意数量的设备时,非线性过程梯度对任何 p 的有效值的影响 同样大小的部分。 尽管我们不知道有任何实验数据证明高于二阶的梯度在实践中很重要,但分析是针对任意阶梯度的,如 [27] 中所示。 这导致了一组简单的标准来确定布局是否取消了特定的渐变组件。 根据这些标准,我们确定了精确的布局对称性,我们之前不知道这些对称性已经被量化,以确保两个器件在存在非线性工艺梯度的情况下匹配。
对于每个器件给定数量的部分,可以存在多个消除工艺梯度影响的布局。 为了选择其中最好的,我们引入了一种量化布局中分散性的度量,这在 [1] 中仅进行了定性描述,并选择了使分散性最大化的布局。 从这些布局中,我们制定了自动化程序来生成最大分散的布局,消除一阶和二阶过程梯度。
在 [12] 和 [26] 中,关于线性过程梯度的影响是否在 CC 布局中固有地取消,存在意见分歧。 我们解释了为什么以及在什么条件下,这两种观点都是正确的。 假设基本布局是相同的矩形部分,放置在等间距的曼哈顿网格中。 这种布局限制是现代 CMOS 工艺中的典型限制。 匹配路由也很重要[19],[23]; 我们在这里没有解决这个问题,但已经验证了我们的布局确实是可路由的。 我们的目标是提供一个分析公式,帮助透明和直观地理解 CC 布局的含义。
使用的命名法如下。 这两个设备及其部分分别用 A 和 B 表示。曼哈顿网格的列数和行数分别为 nr 和 nc,网格的一部分在 x 和 y 方向上的索引是 n 和 m,分别。 i 和 j 是通用非负整数,o 是奇数正整数,e 是偶数非负整数。
单节分析
考虑如图 1 所示放置的设备部分,包括 nr 行和 nc 列。 该器件可以是任何类型(MOS 晶体管、双极晶体管、电容器、电阻器等),但我们将考虑总器件长度和宽度分别为 L 和 W,分为 N 个部分,每个部分的长度为 L 和 宽度 w = W/N(这适用于 MOS 晶体管;电阻器通常会沿长度方向断开,这只是几何标签交换)。 截面之间的半间距分别为x和y方向的δx和δy,参考点(x0,y0)作为所有截面的CC点(可以是任意的;原因 因为这个选择将变得显而易见)。 每个部分可以由一对整数索引 (n, m) 表示,其中部分的中心是 (x0 + nδx, y0 +mδy)。
如果布局中设备部分的行数和列数为偶数,则 (n, m) 为奇数。 对于图 1 的布局,n, m ∈{-3,-1, 1, 3}。 如果有奇数行,则 y0 位于中间行的 y 方向中间,m 取偶数。 如果有奇数列,则 x0 位于中心列的 x 方向中心,n 取偶数。1
假设每个感兴趣的过程参数 p 具有二次空间相关性,因此
其中 p0 = p(x0, y0),sx = ∂p/∂x 和 sy = ∂p/∂y 分别是 x 和 y 方向的线性梯度分量,sxx = ∂2p/∂x2, syy = ∂2p/∂y2,sxy = ∂2p/∂x∂y 是二次梯度分量。 对于径向的工艺梯度,(1) 中的系数取决于晶片内的位置。
对于部分 (n, m),p 在该部分上的有效(即平均值)值为
请注意,(2) 中的 L2 和 w2 项意味着将 ¯p 计算为 p(x0 + nδx, y0 +mδy),正如在之前的一些分析中所做的那样,只有在过程梯度是线性的情况下才是正确的。 将(2)扩展到更高阶的过程梯度很简单; 如果 p 由 k 阶泰勒展开建模,则 (2) 推广到