HDL语法——FPGA学习笔记<1>

目录

一.Verilog概述

二.Verilog具体语法

1.标识

2.逻辑值

3.常量

4.变量

5.参数

6.赋值语句

7.运算符

8.语句

9.系统函数


参考书目:《野火FPGA Verilog 开发实战指南》

一.Verilog概述

1.IEEE定义标准Verilog语法参考文档

IEEE Standard for Verilog Hardware Description Languageicon-default.png?t=N7T8https://ieeexplore.ieee.org/document/1620780

二.Verilog具体语法

 KEY WORD:标识符、逻辑值、常量、变量、参数、赋值语句、注释、运算符、语句、系统函数

1.标识

2.逻辑值

3.常量

4.变量

5.参数

有parameter和localparam两种,前者可以通过实例化在model外部改变

6.赋值语句

7.运算符

 注:^异或运算

8.语句

9.系统函数

 wirte与display区别:不自动换行

strobe:最后执行

monitor:当变量变化时打印

 

注:a是位宽为8bit,深度为20的存储器;reg [7:0]是一个变量类型

三.VHDL概述

  • 3
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

switch_swq

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值