1、SDRAM接口设计
以FPGA设计SDRAM接口,从阅读ISSI公司产品IS42S16400F的datasheet了解SDRAM数据传输时序,从而写出SDRAM接口时序。
panhongfeng111
记录学习FPGA过程,学习中遇到的问题,学习各种接口,高速传输,也会将自己所做的留下来,敬请大家多多交流。
展开
-
FPGA SDRAM接口设计(四)板级验证
前面已经对SDRAM原理及控制器进行了讲解,以及仿真,下边将进行板级验证。一、验证方法使用的是小梅哥的AC620开发板,验证是使用按键将设定的8组16位数据存储到SDRAM中,随后将SDRAM中数据存储到FIFO中,当FIFO不为空时,再将数据通过串口显示到电脑端,查看接收到的数据是否与所发的数据一致。验证这里不再做详细的说明,供学习参考。二、实现主要有以下几个模块:PLL时钟倍频模块、按键消抖模块、同步FIFO模块、SDRAM控制器模块和串口发送模块。由于SDRAM控制器采用...原创 2020-09-24 10:33:22 · 2593 阅读 · 1 评论 -
FPGA SDRAM接口设计(三)设计实现
一、设计要求本设计是在做ov7670摄像头采集数据流时,以SDRAM作为缓存使用,因此这里才使用SDRAM对其进行介绍和设计。在对ov7670摄像头数据存储时,SDRAM采用冲突读和冲突写模式,cas延时为3,冲突长度为8。能正常对不同地址、不同bank进行读写。二、设计思路程序主体框架采用状态机编写,主要有以下几个状态:空状态(NOP)、预充电状态(PRECHARGE)、刷新状态(REF)、加载模式寄存器状态(MODE)、空闲状态(IDLE)、激活状态(ACTIVE)、写状态(WRITE)原创 2020-09-22 15:45:48 · 3693 阅读 · 4 评论 -
FPGA SDRAM接口设计(二)庖丁解牛
目录一、SDRAM控制命令1、Precharge Command(预充电命令)2、Bank Activate Command(激活命令)3、Self Refresh Command(自刷新命令)4、Burst Read Command(冲突读命令)5、Burst Write Command(冲突写命令)6、No Operation Command(空操作命令)7、Mode Register Set(模式寄存器设置)8、其他命令二、时序1、命令输入时序2、读时序原创 2020-09-22 14:29:06 · 1102 阅读 · 0 评论 -
FPGA SDRAM接口设计(一)初窥门径
SDRAM简介:同步动态随机存取内存(synchronous dynamic random-access memory,简称SDRAM)是有一个同步接口的动态随机存取内存(DRAM),可以实现数据的存储和读取。这里主要注意的是同步、动态、随机。同步:SDRAM有一个同步接口,在响应控制输入前会等待一个时钟信号,这样就能和计算机的系统总线同步。这个词在FPGA中经常遇到,体现了SDRAM必须...原创 2020-03-29 21:30:04 · 2804 阅读 · 0 评论