- 博客(5)
- 收藏
- 关注
RSS订阅原创 阿扣的Verilog HDL 学习笔记⑤
第5章 门级建模 用表示门的术语描述电路（eg. and、nand…）。 门级原语；实例引用、门的符号、各类门的真值表；根据电路逻辑图生成Verilog描述；讲述上升、下降和关断延迟；最小、最大和典型延迟。 5.1门的类型 门级原语实例引用时不用指定实例名字 门的类型：类似于预定义的（无需声明）的模块。分为：与或门类(and/or)；缓冲器非门类(buf/not) 与门（and）&am...
2020-02-06 12:18:22
723
原创 阿扣的Verilog HDL学习笔记④
第4章 模块和端口 模块定义（模块名、端口列表、参数、变量声明、数据流描述语句、行为语句、调用（实例引用）其他模块及任务、函数……；定义和声明端口列表；端口连接规则；用有序列表和名字将端口与外部信号相连；层次引用 4.1模块 模块：模块定义↓ 。Verilog源文件中可定义多个模块，不考虑排列顺序。 内部含变量声明、数据流语句、低层模块实例、行为语句快、任务和函数；顺序和出现位置任意 ...
2020-02-06 12:13:59
688
1
原创 阿扣的Verilog HDL学习笔记③
第3章 基本概念 注释、分隔符、数字、字符串、标识符、关键字……；逻辑值集合和数据类型（线网、寄存器、向量、数字、仿真时间、数组、参数、存储器、字符串……）；用于显示和监视信息、暂停和结束仿真的系统任务；宏定义、文件包含的基本编译指令 3.1词法约定 空白符：空格（ \b ）、制表符（ \t ）、换行符。 仅用于分隔标识符，编译时忽略（字符串中的空白符除外） 注释：单行注释（ //… ）...
2020-02-06 12:10:28
606
原创 阿扣的Verilog HDL学习笔记②
第2章 层次建模的概念 设计方法学&自底向上和自顶向下设计方法&Verilog模块和实例的区别&4中抽象角度&激励块和功能块 2.1设计方法学 一般两种混用。设计人员自顶向下将整个设计分解为由库单元构成的结构描述，电路设计者同时自底向上创建一个底层功能块库。 下降沿触发的T触发器构成的脉动进位计数器（Clk 0->1时，T触发器的Q跳变） ...
2020-02-06 12:04:15
648
原创 阿扣的Verilog HDL学习笔记①
《Verilog HDL 数字设计与综合》 <Verilog HDL A Guide to Digital Design and Synthesis> by Samir Palnitkar ---------------------Verilog基础知识------------------------- 第1章 Verilog HDL数字设计综述 1.1数...
2020-02-06 11:58:03
1131
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人