vivado初步
七岁孙兴慜
这个作者很懒,什么都没留下…
展开
-
使用Xilinx FIFO IP核的总结(一)
FIFO IP核的总结(一)第一次使用Vivado中的FIFO generator,一般FIFO(以同步FIFO)的端口也就10个左右:CLK;srst:复位端口读相关:dout:FIFO数据输出(output);empty:读空(output),empty为1,表明FIFO内无数据;Vaild:读有效(output)rd_en:读使能(input)写相关:din:FIFO数据...原创 2019-03-28 21:59:19 · 6629 阅读 · 2 评论 -
基于FPGA的充电系统
2019年6月19日晚,重写了一版充电系统,此设计基于铱元素科技的EGO1FPGA开发板,采用Xilinx的Xc7a35tcsg324-1芯片,用Verilog编写,借助了数据包的思想:module charger_top(clk,dula_ch,wela_ch,wela_coin,dula_coin,channel,control,rest_n,coin_in,ok,led);input c...原创 2019-06-20 09:04:46 · 456 阅读 · 0 评论 -
使用Cordic算法实现FPGA上的指数计算
先占个坑,明天完善原创 2019-07-31 21:08:32 · 8458 阅读 · 5 评论 -
一位资深工程师FPGA设计经验精华
从大学时代第一次接触FPGA至今已有10多年的时间。至今依然记得当初第一次在EDA实验平台上完成数字秒表,抢答器,密码锁等实验时,那个兴奋劲。当时由于没有接触到HDL硬件描述语言,设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的。后来读研究生,工作陆陆续续也用过Quartus II,Foundation,ISE,Libero,并且学习了verilogHDL语言,学习的过程中...转载 2019-07-28 16:53:36 · 429 阅读 · 1 评论