小星dlx
码龄9年
关注
提问 私信
  • 博客：11,863
    11,863
    总访问量
  • 9
    原创
  • 307,416
    排名
  • 15
    粉丝
  • 0
    铁粉
  • 学习成就

个人简介：千里之行，始于足下。

IP属地以运营商信息为准，境内显示到省（区、市），境外显示到国家（地区）
IP 属地：北京市
  • 加入CSDN时间： 2016-04-30
博客简介：

qq_34839501的博客

查看详细资料
  • 原力等级
    成就
    当前等级
    2
    当前总分
    136
    当月
    1
个人成就
  • 获得32次点赞
  • 内容获得17次评论
  • 获得93次收藏
  • 代码片获得164次分享
创作历程
  • 1篇
    2024年
  • 8篇
    2023年
成就勋章
TA的专栏
  • FPGA开发学习记录
    9篇
  • FPGA开发学习记录之RAM、ROM、FIFO
兴趣领域 设置
  • 硬件开发
    fpga开发
创作活动更多

AI大模型如何赋能电商行业，引领变革？

如何使用AI技术实现购物推荐、会员分类、商品定价等方面的创新应用？如何运用AI技术提高电商平台的销售效率和用户体验呢？欢迎分享您的看法

175人参与 去创作
  • 最近
  • 文章
  • 代码仓
  • 资源
  • 问答
  • 帖子
  • 视频
  • 课程
  • 关注/订阅/互动
  • 收藏
搜TA的内容
搜索 取消

记一次vivado在同一个工程中例化两个DDR3 IP的冲突解决

两个DDR3 IP的冲突，XADC
原创
发布博客 2024.01.25 ·
968 阅读 ·
11 点赞 ·
0 评论 ·
9 收藏

基于Spinal HDL的RGB，YUV格式转换Verilog生成与仿真

Spinal HDL，RGB， YUV，Verilog，仿真。
原创
发布博客 2023.09.29 ·
483 阅读 ·
2 点赞 ·
3 评论 ·
2 收藏

Verilog编写参数化RAM

vivado，verilog、参数化位宽、简单单口RAM、简单双口RAM、真双端口RAM。
原创
发布博客 2023.09.16 ·
898 阅读 ·
3 点赞 ·
1 评论 ·
16 收藏

Verilog时序优化之Skip_Buffer（valid、ready寄存器打拍）

Verilog 时序优化 Skip_Buffer valid和ready寄存器打拍握手
原创
发布博客 2023.06.10 ·
820 阅读 ·
1 点赞 ·
0 评论 ·
7 收藏

解决vivado抓取ila信号名错乱问题

vivado ila 信号名错乱
原创
发布博客 2023.05.30 ·
3024 阅读 ·
4 点赞 ·
0 评论 ·
24 收藏

Octave/Matlab绘制三角函数及其傅里叶变换

Octave Matlab 三角函数 傅里叶变换
原创
发布博客 2023.05.26 ·
984 阅读 ·
1 点赞 ·
1 评论 ·
2 收藏

Verilog位宽转换器参数化设计

Verilog 位宽转换 参数化设计
原创
发布博客 2023.05.15 ·
1950 阅读 ·
3 点赞 ·
1 评论 ·
13 收藏

Verilog数据选择器参数化设计

Verilog 数据选择器 参数化
原创
发布博客 2023.05.15 ·
1124 阅读 ·
3 点赞 ·
5 评论 ·
10 收藏

使用Vivado对自定义模块优雅的添加XDC约束

使用Vivado软件为自定义模块优雅的添加xdc约束
原创
发布博客 2023.05.11 ·
1578 阅读 ·
4 点赞 ·
6 评论 ·
12 收藏