新手学习RISC-V指导（历史发展，架构介绍，指令集，学习路线，汇编示例）

已于 2023-09-04 10:28:36 修改
阅读量802 收藏 4
点赞数
分类专栏： RISC-V 文章标签： 学习 risc-v 架构
于 2023-09-04 10:11:39 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_35057766/article/details/132663016
版权
本文介绍了RISC-V指令集架构的发展历程，包括加州大学伯克利分校的研究和RISC-V基金会的成立，阐述了其开放源代码、精简与模块化的特点，以及RISC-V指令集的组成部分和学习路线，还给出了阶乘计算的汇编示例。
摘要由CSDN通过智能技术生成

新手学习RISC-V指导（历史发展，架构介绍，指令集，学习路线，汇编示例）

1. RISC-V历史发展介绍

RISC-V架构的历史可以追溯到2010年，当时加州大学伯克利分校的一些研究人员开始研究新型指令集架构的设计。这些研究人员后来成立了一家名为SiFive的公司，致力于推广RISC-V架构。

在这里插入图片描述
2014年，RISC-V架构正式对外公开，并成立了RISC-V基金会，旨在促进RISC-V架构的发展和推广。基金会由大量的企业和机构支持，包括英特尔、Nvidia、谷歌、华为、IBM、红帽、西部数据等。

2015年，RISC-V基金会发布了第一个稳定版本的RISC-V指令集架构，即RISC-V v2.0。这个版本为32位和64位的RISC-V架构定义了基本的指令集，并概述了未来的扩展指令集。

2016年，RISC-V基金会发布了RISC-V v2.1，增加了对64位体系结构的支持，并提供了更详细的文档和规范。同时，RISC-V架构开始在学术圈和开源社区中获得广泛的关注。

2017年，RISC-V基金会推出了RISC-V v2.2，增加了对向量指令集的支持，以及对安全扩展指令集的规范。

目前，RISC-V架构已经成为了开源芯片设计和嵌入式系统的重要选择之一。在工业界，越来越多的公司开始采用RISC-V架构，例如西部数据的RISC-V服务器处理器、安谋科技的RISC-V MCU等。在学术界和开源社区中，RISC-V架构也得到了广泛的研究和应用。

2. RISC-V架构介绍

RISC-V是一种开放源代码指令集架构，其设计旨在成为一种通用的指令集架构，可以应用于广泛的计算机系统，包括嵌入式设备、个人电脑、服务器等。RISC-V架构的设计遵循精简、模块化和可扩展的原则，简称RISC（Reduced Instruction Set Computing）即精简指令集计算机。

RISC-V架构采用了基于定长指令（Fixed-length instruction）和模块化设计方案。具体来说，RISC-V的指令长度为32位，在指令长度相同的前提下，RISC-V的指令数量比ARM、x86等指令集更少，使得其指令执行效率更高。此外，RISC-V采用了模块化的设计方案，即架构分层，并且每一层都具有可扩展性。这种设计方案可以帮助RISC-V架构更好地适应未来的技术发展和用户需求。

RISC-V指令集被分为了基本指令集（Base Instruction Set）和标准扩展指令集（Standard Extension）。基本指令集包括RV32I、RV64I和RV128I，其中RV32I是32位体系结构、RV64I是64位体系结构、RV128I是128位体系结构。标准扩展指令集包括多种扩展指令集，例如增强型浮点指令集（RV32F/RV64F）、向量指令集（RV32V/RV64V）等，可以使RISC-V架构更好地满足不同应用场景下的需求。

总的来说，RISC-V架构具有以下优点：

  1. 开放源代码：RISC-V是一种开放源代码的指令集架构，任何人都可以自由地使用、修改和发布RISC-V的软硬件实现。

  2. 精简、模块化和可扩展：RISC-V架构采用的设计原则使其更加简单、易于扩展和适应未来的技术发展。

  3. 可裁剪性：RISC-V架构的模块化设计方案使得它可以根据不同应用场景的需求进行裁剪，从而更好地满足用户的需求。

  4. 跨平台：RISC-V架构可以应用于广泛的计算机系统，包括嵌入式设备、个人电脑、服务器等。

3. RISC-V指令集介绍

3.1 指令集介绍

RISC-V指令集是一种开放标准的指令集架构，具有可扩展性。RISC-V指令集包含多个指令集扩展，每个扩展定义了一组指令，用于支持某种特定的用途或增强处理器的功能。以下是RISC-V指令集的详细说明：

  1. 基本整数指令集（RV32I/RV64I）：包括常见的算术、逻辑、位移、加载/存储和分支等指令，支持32位和64位的整型数据。

  2. 整数乘除指令集（M）：包括整数乘法、除法、求余等指令，支持高性能的整数运算。

  3. 原子操作指令集（A）：包括原子加载、存储、交换等指令，用于确保多个处理器之间的数据同步。

  4. 浮点指令集（F）：包括单精度和双精度浮点运算、加载/存储、位移等指令，支持IEEE-754浮点标准。

  5. 向量指令集（V）：包括向量运算、打包/解包、加载/存储等指令，用于高效地处理向量数据。

  6. 密码指令集（C）：包括加密、哈希、消息认证等指令，用于加密和解密数据。

  7. 压缩指令集（Z）：包括对基本整数指令集的编码压缩，以减小指令存储和传输的体积。

3.2 指令集详解：

RISC-V指令集架构定义了一组指令，这些指令可用于执行各种计算和控制任务。以下是一些常见的RISC-V指令及其功能：

  1. LUI – 用于将立即数加载到寄存器的最高位。

  2. AUIPC – 用于将立即数加载到寄存器的相对于PC的地址偏移量的最高位。

  3. ADDI – 用于将立即数添加到寄存器中，产生一个有符号的结果。

  4. SLTI – 用于测试一个寄存器是否小于一个有符号立即数，并在结果为真时将一个目标寄存器设置为1，否则为0。

  5. SLTIU – 用于测试一个寄存器是否小于一个无符号立即数，并在结果为真时将一个目标寄存器设置为1，否则为0。

  6. XORI – 用于将一个寄存器与一个立即数进行异或操作，然后将结果存储到另一个寄存器中。

  7. ORI – 用于将一个寄存器与一个立即数进行或操作，然后将结果存储到另一个寄存器中。

  8. ANDI – 用于将一个寄存器与一个立即数进行与操作，然后将结果存储到另一个寄存器中。

  9. SLLI – 用于将一个寄存器左移一个指定的位数，并在结果中填充零。

  10. SRLI – 用于将一个寄存器右移一个指定的位数，并在结果中填充零。

  11. SRAI – 用于将一个寄存器右移一个指定的位数，并在结果中使用符号位进行填充。

  12. ADD – 用于将两个寄存器相加，并将结果存储到另一个寄存器中。

  13. SUB – 用于将两个寄存器相减，并将结果存储到另一个寄存器中。

  14. SLL – 用于将一个寄存器左移另一个寄存器中的值所指定的位数，并在结果中填充零。

  15. SLT – 用于测试一个寄存器是否小于另一个寄存器，并在结果为真时将一个目标寄存器设置为1，否则为0。

  16. SLTU – 用于测试一个寄存器是否小于另一个寄存器，并在结果为真时将一个目标寄存器设置为1，否则为0。

  17. XOR – 用于将两个寄存器进行异或操作，并将结果存储到另一个寄存器中。

  18. OR – 用于将两个寄存器进行或操作，并将结果存储到另一个寄存器中。

  19. AND – 用于将两个寄存器进行与操作，并将结果存储到另一个寄存器中。

  20. SRL – 用于将一个寄存器右移另一个寄存器中的值所指定的位数，并在结果中填充零。

  21. SRA – 用于将一个寄存器右移另一个寄存器中的值所指定的位数，并在结果中使用符号位进行填充。

  22. JAL – 用于跳转到一个新的程序地址，并将当前PC值存储到指定的寄存器中。

  23. JALR – 用于跳转到一个新的程序地址，并将当前PC值加上一个给定的立即数存储到指定的寄存器中。

  24. BEQ – 用于检查两个寄存器是否相等，并在结果为真时使程序跳转到另一个地址。

  25. BNE – 用于检查两个寄存器是否不相等，并在结果为真时使程序跳转到另一个地址。

  26. BLT – 用于测试一个寄存器是否小于另一个寄存器，并在结果为真时使程序跳转到另一个地址。

  27. BGE – 用于测试一个寄存器是否大于或等于另一个寄存器，并在结果为真时使程序跳转到另一个地址。

  28. BLTU – 用于测试一个寄存器是否小于另一个寄存器，并在结果为真时使程序跳转到另一个地址。

  29. BGEU – 用于测试一个寄存器是否大于或等于另一个寄存器，并在结果为真时使程序跳转到另一个地址。

  30. LB – 用于从内存中读取一个字节，并存储到指定的寄存器中。

  31. LBU – 用于从内存中读取一个字节的无符号值，并存储到指定的寄存器中。

  32. LH – 用于从内存中读取一个半字，并存储到指定的寄存器中。

  33. LHU – 用于从内存中读取一个半字的无符号值，并存储到指定的寄存器中。

  34. LW – 用于从内存中读取一个字，并存储到指定的寄存器中。

  35. SB – 用于将一个字节写入内存中。

  36. SH – 用于将一个半字写入内存中。

  37. SW – 用于将一个字写入内存中。

这些指令仅代表了RISC-V中可用的一小部分指令。RISC-V指令集架构提供了强大的指令集，这些指令可用于支持各种高级编程语言和编译器。

每个指令集扩展都有对应的寄存器和特定的编码规则。RISC-V指令集的设计考虑了可扩展性和灵活性，因此可以方便地增加新的指令集扩展以满足不同的应用场景。

4. RISC-V学习路线指导

  1. 了解RISC-V基础知识：RISC-V是一种开放源代码指令集架构，是由加州大学伯克利分校开发的。您可以阅读RISC-V官方网站（riscv.org）以及RISC-V基金会的白皮书来了解更多RISC-V的基础知识。

  2. 学习RISC-V汇编语言：学习RISC-V汇编语言是理解RISC-V架构的第一步。您可以尝试使用一些RISC-V开发板或仿真器来实践RISC-V汇编语言的编写。

  3. 掌握RISC-V工具链：您需要使用RISC-V工具链来编译和调试你的代码。RISC-V工具链包括编译器、汇编器、链接器、调试器等工具。您可以使用RV32I toolchain, such as the GNU toolchain, Clang, and LLVM, 或RV64I toolchain进行学习。

  4. 参考RISC-V实现：了解RISC-V的实现方式可以帮助你更好地理解RISC-V的架构。RISC-V有许多实现方式，包括基于FPGA的实现、基于ASIC的实现等。

  5. 学习RISC-V软件架构：RISC-V软件架构是指RISC-V的操作系统、编译器、库等软件的架构。您可以了解RISC-V软件架构，以便更好地编写RISC-V应用程序。

5. 运用汇编语言risc-v指令集实现阶乘的计算

下面是使用RISC-V汇编语言实现阶乘计算的代码示例：

# 计算n的阶乘
# RISC-V汇编语言代码
# 寄存器x1用于保存n，寄存器x10用于保存阶乘结果

.global main
main:
  # 初始化阶乘结果为1
  li x10, 1

  # n为0或1时，直接返回结果1
  beqz x1, end
  li t0, 1
  beq x1, t0, end

  # 计算阶乘，从2到n循环相乘
  li t0, 2
loop:
  ble t0, x1, body
  j end
body:
  mul x10, x10, t0
  addi t0, t0, 1
  j loop

end:
  # 阶乘结果保存在寄存器x10中，返回结果
  ret

以上代码实现了计算n的阶乘的功能，其中使用了RISC-V汇编语言中的循环、条件分支和乘法等指令。在执行过程中，将n保存在寄存器x1中，计算结果保存在寄存器x10中，最后通过返回指令ret返回计算结果。

艾格北峰
关注
专栏目录
RISC-V学习
weixin_39587614的博客
11-25 535
RISC-V指令集分类 RISC-V的指令集使用模块化的方式进行组织，每一个模块使用一个英文字母来表示。RISC-V最基本也是唯一强制要求实现的指令集部分是由I字母表示的基本整数指令子集，使用该整数指令子集，便能够实现完整的软件编译器。其他的指令子集部分均为可选的模块，具有代表性的模块包括M/A/F/D/C，如表1所示。 为了提高代码密度，RISC-V架构也提供可选的“压缩”指令子集，由英文字母C...
RISC-V学习基础（二）
Caramel_biscuit的博客
10-17 1384
ISA：Instruction Set Architecture指令集架构。是底层硬件电路面向上层软件程序提供的一层接口规范寄存器指令寻址模式异常或者中断的处理方式…ISA为操作系统提供一层抽象，制定了规则和约束，让编程者不用操心具体的电路结构。CISC复杂指令集：针对特定的功能实现特定的指令，导致指令数目比较多，但生成的程序长度较短。RISC精简指令集：只定义常用指令，对复杂的功能采用常用指令组合实现。
【跟我学RISC-V】（一）认识RISC-V指令集并搭建实验环境
April_Zhao的博客
04-29 6056
跟我一起学RISC-V指令集吧
RISC-V基金会董事谭章熹：RISC-V，从边缘逐渐向中央扩展
开源吞噬世界。
07-22 2999
RISC-V从诞生到过去十年得到了飞速的发展，它的应用领域从简单的硬件拓展到主流且复杂的硬件上，还有一些复杂的软件。RISC-V从边缘逐渐向中央扩展。
RISC-V发展历史
qq_45983373的博客
08-31 893
X86是负责指令集架构，ARM和RISC-V都属于精简指令集架构，ARM架构起源于1983年，比RISC架构（RISC：精简指令集是加州大学伯克利分校教授Dacid Patterson在70年代提出的，是一种指令集设计理念，不是一个具体的指令集，RISC-I是具体的指令集）还晚一些。RISC-V与其他商用指令集相比，从复杂性来说，RISC-V更加简洁，RISC-V和ARM都是精简指令集架构，RISC-V发展较短，没有向后兼容的历史包袱，RISC-V的规范文档只有145页，其他两个都是上千页。
【跟我学RISC-V】（二）RISC-V的基础知识学习与汇编练习
最新发布
April_Zhao的博客
05-04 3629
逐指令讲解和实践
芯片春秋: 开源架构RISC-V前世今生
架构师技术联盟
05-10 8716
      不久前，特斯拉加入RISC-V基金会，并考虑在新款芯片中使用免费的 RISC-V 设计。至此，已有IBM、NXP、西部数据、英伟达、高通、三星、谷歌、华为等1...
riscv-fs：F＃RISC-V指令集正式规范
02-03
总的来说，`riscv-fs`是F#与RISC-V指令集结合的一个独特示例，它提供了对RISC-V架构的软件模拟，为开发者和研究人员提供了宝贵的工具。通过学习和使用`riscv-fs`，人们不仅可以深入理解RISC-V架构，还可以体验到F#...
RISC-V 压缩指令集手册 中文版
03-09
本文档主要介绍了RISC-V体系结构中的**压缩指令集**（Compressed Instruction Set），这是一种为了进一步优化代码密度而设计的扩展。通过引入短的16位指令编码，压缩指令集能够显著减小代码的静态和动态大小，这对于...
risc-v基础案例的相关文件
11-06
RISC-V（Reduced Instruction Set Computer - Version 5）是一种开放源码的指令集架构（ISA），由加州大学伯克利分校的研究团队于2010年推出。它旨在简化处理器设计，提高能效，降低硬件成本，并为学术研究、商业...
Risc-v 基础
11-23
RISC-V 动态跟踪及历史发展情况，Risc-v 是加州大学伯克利分校（UC Berkeley）设计并发布的一种开源指令集 架构，其目标是成为指令集架构领域的Linux，应用覆盖IOT（Internet of Things） 设备、桌面计算机、高性能计算机等众多领域。
riscv-programming:学习RISC-V编程的资源
03-31
1. **基础教程**：介绍RISC-V指令集架构，包括其主要的I（整数）、M（乘除）、A（原子）、F（浮点）、D（双精度浮点）和C（压缩）类指令，以及寄存器布局和寻址模式。 2. **汇编语法**：讲解如何编写RISC-V汇编代码...
RISC-V CSR 相关指令集
u011728490的博客
07-19 6097
CSRRW(Atomic Read/Write CSR) 指令原子性的交换CSR和寄存器中的值。 CSRRW指令读取在CSR中的旧值，将其零扩展到32位，然后写入整数寄存器rd中，rs1寄存器中的值将被写入CSR中。如果rd为x0，则不对csr执行读操作 示例： csrrw t6，mscratch，t6 t6=mscratch mscratch=t6 伪指令csrw csr rs <==> csrrw x0, csr.
【RISC-V】risc-v架构学习笔记（架构初学）
m0_67403188的博客
07-31 7477
RISC-V架构提供31个用户可修改的通用(基本)寄存器，即x1到x31，以及一个额外的只读寄存器x0，硬连接到0。x0寄存器的一个常见用途是帮助将其他寄存器初始化为零。共有31个通用寄存器。其中7个是临时寄存器(t0t6)。a0a7用于函数参数。s0s11用于保存寄存器或函数定义内。一个堆栈指针，一个全局指针和一个线程指针寄存器。一个返回地址寄存器(x1)，用于存储函数调用的返回地址。一个程序计数器(pc)。PC保存着当前指令的地址。所有寄存器都可以作为通用寄存器使用。...
架构学习之RISC-V
zhuaichen的博客
10-25 328
RISC-V是一种开源指令集架构（ISA），支持多种拓展指令，有基本指令集和扩展指令集组成，具有以下特点。简单性：RISC-V架构采用精简指令集（RISC）设计理念，指令集相对简单，易于理解、实现和优化。可扩展性：RISC-V架构支持可扩展性，允许开发者根据需求自由地添加新的指令集扩展，从而满足各种应用的需求。开放性：RISC-V是开源的，没有专利限制，任何人都可以自由地使用、修改和分发，这使得它成为了开源处理器设计和实现的重要基础。
RISC-V— 架构基础知识学习
deilt
10-28 1万+
蜂鸟 E200 系列是一个开源的RISC-V 处理器。蜂鸟 E200 系列由中国大陆研发团队开发，用户能够轻松与开发人员取得交流和支持。RI蜂鸟 E200 处理器研发团队拥有在国际一流公司多年开发处理器的经验，使用稳健的Verilog 2001 语法编写的可综合 RTL 代码，以工业级标准进行开发。蜂鸟 E200 的代码为人工编写，添加丰富的注释且可读性强，非常易于理解。
RISC-V学习整理
热门推荐
csbei19891218的博客
02-22 1万+
RISC-V学习整理 目前网上关于risc-v架构概念介绍的文章比较多，本文从开发角度把学习中的记录整理出来。 以下为作者为自学记录内容，文章仅抛砖引玉，有学习需要的同学还需以官网及risc-v专家的书籍为准。 有错误欢迎指出，共同学习进步。 RISC-V: RV32I RV32E RV32G表示RV32IMAFD I – 32位地址空间，32个通用寄存器 M – 整数乘，整数除 A – 原子...
RISC-V学习笔记（2）
夏风喃喃的博客
07-14 7616
第二章 指令：计算机的语言
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

艾格北峰

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值