- 博客(85)
- 资源 (9)
- 收藏
- 关注
原创 firefox无法打开html文件
Ubuntu20.04中安装了2019版本的Vitis和Vivado后,无法用firefox打开html文档。libstdc++.so.6提供的GLIBCXX版本不对。链接到了较老的动态库。
2023-07-07 10:25:00
1102
原创 基于国产器件的KCF跟踪算法实现与验证
在DSP上实现KCF跟踪算法后,建立起DSP与FPGA之间的数据传输通路,由上位机对DSP上的算法进行验证评估。(毕设论文内容节选)
2023-06-05 17:06:09
1595
1
原创 使用C++开发STM32 FreeRTOS工程与添加DSP库
当我们想使用C++开发带FreeRTOS的STM32工程时,需要做一些准备并且修改Makefile;另外本文补充了一下DSP库的调用方式。
2022-04-30 14:44:23
5095
1
原创 基于Git和Tcl脚本的Vivado工程管理
用Git做Vivado的版本控制,早在2014年就已经有人做了相关的工作。网上也有很多相关的文章介绍这个,但总感觉不是很方便。用Git做版本控制,主要就是对工程存档备份,在需要的时候方便回退版本。综合实现后的Vivado工程动辄上百兆,不方便直接用Git管理,工程中大部分都是Vivado生成的文件,所以用Tcl脚本重建工程是主流的选择。本文主要分享我的Vivado工程管理方法。
2021-12-24 17:20:49
3759
1
原创 用于Vivado工程管理的Tcl语法学习
学习一样东西,很重要一点就是要知道学这个是为了什么。Tcl作为一种脚本语言,类似于Python,甚至可以用Tcl来简单地处理一些文件,只是不像Python有那么多库的支持。我也是昨天刚开始学习Tcl的语法,目的是为了用Tcl脚本重建Vivado工程,然后便于做版本管理。Tcl确实和很多人说的一样比较容易学,而且我觉得所有做FPGA开发的人应该都先学Tcl。学习方式 学习一种语法我觉得最好的方法就是边看边自己敲代码练习,就像RUNOOB上的教程一样,每一条知识点都有一个例子,而且可以在线编辑。学习T
2021-12-23 16:43:32
1716
原创 AXI Memory-Mapped SRIO收发控制器
Xilinx的SRIO IP可以用混合的接口或者分Initiator和Target的AXI4-Stream接口,数据是以Hello Format的包格式传输(SRIO IP的文档里有说明)。为了实现SRIO接口直接访问DDR数据空间,需要将Hello Format包格式转换为AXI4 master接口。
2021-12-20 19:53:19
3856
1
US News、软科、QS、THE 2022世界大学排名数据及python脚本
2021-11-10
S34MS01G2 NAND Flash驱动.zip
2021-10-12
TMS320C6455_FFT2.zip
2021-06-05
TMS320C6455从EMIF启动的二级Boot汇编代码
2021-04-16
DSK6455.gel
2021-04-15
TMS320C6455入门实践相关工程文件.zip
2021-04-11
80X86汇编语言与程序设计实验报告(2)
2018-06-15
80X86汇编语言与程序设计实验报告(1)
2018-06-15
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人