小裘的博客

DSP的EMIF接口转FPGA内部的AXI-Lite接口

卡尔曼滤波的公式总结，给出DSP实现的示例

在多核DSP上实现对两个目标分别采用KCF算法进行跟踪，单帧图像处理时间仅需13ms

利用IPC开发多核DSP。主要包括IPC初始化，Notify，MessageQ和GateMP的使用

关于最佳的最小二乘解的一些理解

BMP文件格式，C/C++读写BMP文件

DSP优化技术：restrict 指针；循环展开；地址对齐；程序级优化；线性汇编。

调用硬件FFT模块高效实现二维FFT。

C6678的复数乘法指令；Cache映射方式；TI Data Type；QDMA的使用

利用CMSIS的DSP库对ADC采样得到的数字序列进行FFT分析频谱

主要梳理了一下FS，FT，DFS，DTFT，DFT之间的关系

SYS/BIOS实时内核的使用，FPGA通过SRIO接口从DSP端读取数据。

OpenMP在C6678DSP上的使用

当我们想使用C++开发带FreeRTOS的STM32工程时，需要做一些准备并且修改Makefile；另外本文补充了一下DSP库的调用方式。

CubeMX + Eclipse + Jlink 的STM32开发环境搭建

RTSC简介、XDCTools的学习与使用

没有重写拷贝构造函数导致内存重复释放

参考大物、电路理论、电动力学的书，复习了一下电磁相关的知识。

引言关于FPGA设计时的输入延时、输出延时的基本概念，网上已经有很多文章进行了介绍。文章链接：FPGA静态时序分析我主要也是通过上面这篇文章进行学习的。但是文章中对于最大输入延时的推导有一点小错误，而且整体上看比较复杂，为此本文进行了适当总结。在很多文章的分析中，常常引入时钟抖动（jitter），时钟偏斜（skew），因此常常会显得比较复杂。为了便于分析，时钟的这部分不确定性我们可以暂时不考虑，即把发射（launch）和捕获（capture）的时钟看作完全相同的时钟。建立时间与保持时间在讨论输入

问题背景上图是一个简易的电子门铃电路，主要是采用两个CMOS与非门74HC00和一些阻容产生振荡信号，再由一个NPN型的双极结型三极管驱动小喇叭来实现的。分析这个电路需要对逻辑门和电容的特性有一定的了解。原理分析电路中的C2、C3是滤波电容，R1是BJT的基极限流电阻不需要多做分析，我们主要关注由两个与非门构成的振荡电路。R3是一个下拉电阻，在按键没有按下时，确保U1A的一个输入端是低电平，从而保持一个稳定的初始状态。U1B直接将与非门的两个输入短接其实就是一个反相器，也就是输出总是和输入保持相

因为include顺序不同导致的编译结果不同

使用C++开发DSP，初始化列表中的数组初始化，COFF和EABI，near和far，EDMA3的配置

NAND Flash 结构读写Page查看状态快速读写（通过Cache）驱动代码#include <nandflash.h>static inline void WriteCmd(Uint8 cmd){ *(Uint8 *)NAND_CLE_ADDR = cmd; return;}static inline void WriteAddr(Uint8 addr){ *(Uint8 *)NAND_ALE_ADDR = addr; return;}static i

中断结构在进行中断相关的程序编写之前，首先需要了解zynq的中断框图。这部分内容建议直接看xilinx官方手册ug585的第7章，里面有非常详细的介绍。xilinx文档可以直接用DocNav查看，会很方便。从整体框图中可以看到，中断的来源主要分为三个部分，分别是软件中断、私有外设中断和共享外设中断。这里的顺序也是它中断ID编号的顺序，从前往后依次增大，总共有81个中断ID。软件中断ID 0~15私有外设中断ID 27 ~ 31，编号 16 ~ 26的ID是保留的共享外设中断ID 32 ~ 9

用CMake构建CCS工程，以及编译EMCV Library（嵌入式计算机视觉库）

目录FFT原理简介DSPLib配置图像数据生成DSPLib中的FFT和IFFT二维FFT和IFFT实现图像分析工具（Image Analyzer）测试结果相关资源链接参考资料：Rafael C. Gonzalez, Richard E. Woods, 数字图像处理（第三版）4.11，配套书内资源Alan V.Oppenheim, Ronald W.Schafer, 离散时间信号处理（第三版）9.5SPRUEB8B - TMS320C64x+ DSP Little-Endian DSP Librar

利用malloc函数编写aligned_malloc与aligned_free函数，用于分配对齐的堆区空间

本文主要参考了两种协议的规范文档和一个摄像头传感器（OV7725）的数据手册，文档链接如下：IIC规范：UM10204SCCB规范：SCCBSpec_ANOV7725数据手册：OV77251. 概述之所以写这篇文章，是因为我在使用SCCB接口控制的摄像头时，看到有的人说SCCB和IIC是兼容的，也有的人说它们有区别，但区别不大。网上众说风云，让我感觉很迷糊，所以在这里总结一下。IIC接口有比较广泛的应用，而SCCB接口主要用于摄像头控制，可以说SCCB是低配版的IIC。因为IIC可以实现多主多从

关于Modelsim联合Vivado仿真的一些问题

参考时钟（reference clock）在一开始，我一直不太清楚参考时钟是什么。其实看框图就很清楚，refclk是由系统时钟（sys_clk_p和sys_clk_n）经过差分信号输入缓冲（IBUFDS）得到的，因此refclk其实是和系统时钟同样频率的一个单端信号。从框图中还可以看出，refclk还连接到了串行收发器端，这也和手册中的文字描述是一致的。最让人费解的是，对于不同链路速率的传...

  NAND Flash的读写之前已经写过一篇NAND Flash驱动相关的文章了，处理器用的是TI的8核DSP TMS320C6678，为了后续用它做大批量的数据处理，而现在有苦于暂时没有数据源，所以想先在Flash里存好待处理的数据，后面用起来方便一点。  为了准备尽可能多的数据，128MB容量的NAND Flash，我准备往里面写125MB。  一开始我特别激动，我就准备把这些数据写成常量，然后放到工程里一起编译，最后用仿真器下载进去。这一个数据文件就得几百兆。  后来试了一下发现，这文件太大

引言  之前在Xilinx的FPGA上做设计，只是知道AXI接口，但是没有详细地了解过这个协议，现在需要用AXI总线做整个系统的设计了，所以还是有必要详细了解一下这个协议。参考资料IHI0022H: AMBA AXI and ACE Protocol SpecificationIHI0051A: AMBA 4 AXI4-Stream Protocol Specification  上面这两篇都是ARM官方的文档，都可以在ARM的官网找到，这两个文档对AXI4、AXI4-Lite和AXI4-Stre

用Git做Vivado的版本控制，早在2014年就已经有人做了相关的工作。网上也有很多相关的文章介绍这个，但总感觉不是很方便。用Git做版本控制，主要就是对工程存档备份，在需要的时候方便回退版本。综合实现后的Vivado工程动辄上百兆，不方便直接用Git管理，工程中大部分都是Vivado生成的文件，所以用Tcl脚本重建工程是主流的选择。本文主要分享我的Vivado工程管理方法。

目录外设使能Flash查询ID外设使能  C6455有两个外设配置寄存器，PERCFG0和PERCFG1，大部分外设都由PERCFG0控制；PERCFG1只控制EMIFA和DDR，这个基本上在启动代码中就已经使能了。  PERCFG0中对应的外设的使能需要先往PERLOCK寄存器中写特定的值解锁后才能对PERCFG0的值进行修改，而且是有时间限制的，需要在16个SYSCLK3的周期内完成，也就是一般解锁后都紧跟着对PERCFG0的修改。修改后通过查询PERSTAT0寄存器来确认修改完成。Bool e

  学习一样东西，很重要一点就是要知道学这个是为了什么。Tcl作为一种脚本语言，类似于Python，甚至可以用Tcl来简单地处理一些文件，只是不像Python有那么多库的支持。我也是昨天刚开始学习Tcl的语法，目的是为了用Tcl脚本重建Vivado工程，然后便于做版本管理。Tcl确实和很多人说的一样比较容易学，而且我觉得所有做FPGA开发的人应该都先学Tcl。学习方式  学习一种语法我觉得最好的方法就是边看边自己敲代码练习，就像RUNOOB上的教程一样，每一条知识点都有一个例子，而且可以在线编辑。学习T