A
assertion
n.断言—,n.主张–,n.树-
B
C
commercial
广告,商业的,有盈利的
D
date code
日期代码
density
密度
design
设
计
E
engineering
摁着捏睿?鹰
工程,工程的
F
freeze
冻结
flow
n.流程
J
Junction
连接点
H
I
lot number
批号
industrial
产业
integration
集成
G
grade
年级,等级
K
L
LUT
FPGA的LUT是实现组合逻辑的资源。原理上来讲,任何一个四输入一输出的组合逻辑只会有16种不同的组合,所以可以用一个16X1的RAM来查找实现,这个16X1的RAM就是一个LUT。
M
map…A…to…B…
A映射到B
N
netlist
网表
O
P
PCB library
PCB元件库,封装用的
part number
零件号
postsynthesis
后综合
presynthesis
预合成,预
综合性
partition
v. 划分
Q
R
regression
复原(指新增功能或修改功能后,要做到对原有的功能不影响
),回归
RTL Freeze
RTL 冻结
RTL Coding
RTL是寄
存器 传输级的意思,包括了课综合的数据流级和行为级,是最
常用的编程风格
S
schematic
原理图,原理图是原理图里面的元器件的库
schematic library
原理图元件库
storage
储存
supply
供应,提供,供给
sample
n.样品,样本
v.品尝,抽样
sign-off
登出
specification
规格—,规范—
SoC
系统芯片
T
temperature
温度
testbench
测试平台
testcase
测试用例
U
V
voltage
电压
validation
验证
Verilog RTL Coding
使用Verilog语言进
行RTL级代码的编写。RTL是寄存器传输级的意思,包括了课综
合的数据流级和行为级,是最常用的编程风格。
verfication
验证