杂记

1. 线上有点才分支，没黑圈，不分枝。
2. 逻辑符号上的圈是图形上表示的低电平有效，输入变量上面的横线代表的是文字上的低电平有效，两者不能叠加。
3. 时钟信号控制的只是器件的工作与否。
4. 上升沿有效和下降沿有效是由电路的具体结构决定的。当电路结构复杂时，我们可以省去分析，直接运用结论。
5. 变化的边沿有效，同时其后的一端不变时间也有效。不可忽略。
6. 器件在时钟信号，分四种情况
   ①低电平。有些器件在整个低电平工作。
   ②上升沿。有些器件只在上升沿工作。
   ③高电平。
   ④下降沿。

这是因为在baicp=1的时候，主du触发器在接收输入zhi，但是从触发器被封锁。在cp从1变为0的瞬间，即下降沿，从触发器解锁，主触发器把输出值传递给从触发器，然后被封锁。从触发器的输出才是整个触发器的输出，所以主从触发器是在下降沿有效。

功能表：$Q^{n+1}$；非定义

最简与或表达式：包含的乘积项个数最少，每个乘积项中变量数最少。

最小项表达式

输出可悬空，没啥影响；输入万万不可悬空，会有影响。