并行接口芯片8255A的结构及其功能

引脚

1. 数据端口A、B 和 C

(1) 内部结构

端口A：

• 一个8位数据输出锁存器/缓冲器，
• 一个8位的数据输入锁存器

端口B：

• 一个8位数据输入/输出锁存器/缓冲器
• 一个8位数据输入缓冲器

端口C：

• 一个8位数据输出锁存器/缓冲器
• 一个8位的输入缓冲器

(2) 外部引脚

• $P{A}_7\sim P{A}_0$

• $P{B}_7\sim P{B}_0$

• $P{C}_7\sim P{C}_0$

均与外部设备相连

(3) 功能

接受来自外设的数据，或发出数据给外设

2. A组和B组控制逻辑

(1) 内部结构

两个控制字寄存器

(2) 外部引脚

无外部引脚，存在于8255A内部。受读写控制逻辑控制。

(3) 功能

A组控制逻辑控制端口A和端口C的高4位

B组控制逻辑控制端口B和端口C的低4位

3. 数据缓冲总线

(1) 内部结构

双向三态8位缓冲器

(2) 外部引脚

$D_7\sim D_0$

直接与系统的数据总线向连

(3) 功能

CPU与8255A进行数据交换的通道。

4. 读/写控制逻辑

(1) 内部结构

暂不清楚，但接受到的信号都写入到了A，B组控制逻辑里了。

(2) 外部引脚

• $RESET$：复位信号。
  8255A的所有寄存器清0，并将所有的端口都设置成输入方式

• $\overline{CS}$：片选信号。
  该信号有效时，8255A才能正常工作。

• $\overline{RD}$：读信号。
  CPU从8255A读取数据或状态信息

• $\overline{WR}$：写信号。
  CPU向8255A写入数据或控制字

• $A_1{A}_0$：端口选择信号。

$A_1{A}_0$	选中端口
00	端口A
01	端口B
10	端口C
11	控制字寄存器端口

与CPU控制总线和地址总线直接相连。

(3) 功能

接受从CPU的地址总线和控制总线来的信号，放入A组和B组控制逻辑的寄存器中，控制A、B、C端口的工作方式