qq_35990574的博客

33.wire类型核reg类型的使用+连续赋值语句和运算符的使用在程序设计中如何正确使用wre和reg类型，可以遵循以下几点：（1）在连续赋值语句（assign）中，因为是对于组合电路的描述，被赋值信号只能使用wire类型（2）在 Initia和always过程语句中，被赋值信号必须定义为reg类型（3）当采用结构级描述时，模块、基本门和开关元器件的输出信号只能使用wire类型。在硬件描述语言中，绝大多数的电路都会采用WIRE类型不管描述的是组合电路还是时序电路当我们用过程语句描述的时候必须是重

31.存储器简介和分类+基于fpga的ip核ram的设计及调用误区：可以用二维向量对存储器进行定义实际上，这在设计过程中是不可行的在基于FPGA的电路设计方法中，一些固定的模块已经作为P核来调用，从而简化设计。在专用集成电路设计过程中，有专用的软件—memory compiler来实现存储器的设计memory compiler的使用也和IP核的调用类似，通过改变一些参数来实现设计中需要的存储器，不同的是 memory compiler设计的存储器是基于具体的工艺的iP核的简介IP（知识产权）核将一

26.时序电路的特点和时序电路的设计方法对于一个时序电路来讲，可以把它分为一部分组合逻辑和一部分存储逻辑输出方程由输入信号和当前的状态所决定驱动方程也是由输入信号和当前的状态所决定组合电路和时序电路的最大区别在于，时序电路会有一部分存储的功能，但是从电路形式来看，既包括了组合逻辑，又包括了存储逻辑1.状态机描述2.结构性描述3.行为级描述27.触发器和移位寄存器目前在集成电路中，最为常用的是D类型触发器，JK触发器和反转触发器等，相对来说使用较少IF、ELSE语句在使用的过程中，一

21.组合逻辑电路的特点和描述方式当一个数字电路中的输出信号完全是由输入信号所决定时，这样的电路就称之为组合电路案例最简逻辑表达式是由基本的“与门”或“非门”构成可以通过对于硬件描述语言中间的基本门级元器件的调用，来实现结构性描述硬件描述语言对于组合电路的设计是有多种方式的，应根据电路特点灵活地选择电路描述方式22.数字加法器A和B是加法的加数CIN是低位向本位的进位超前进位加法器可以使得进位标志位能够快速地向高位传输，这样就提高了加法器的运算速度硬件描述语言一个很重要的工作就

13.测试仿真结构、测试激励描述方式对于一个典型的电路测试，一般会有个信号源对它的目标电路进行激励然后通过测试设备，对波形进行观察然后确定电路正确与否仿真和测试模块只有模块名没有输入和输出信号的列表激励信号定义为reg型，显示信号定义为wire型这些激励信号通常公采用 initial或 always语句对它进行产生timescale 1ns/1ns：定义了仿真的时间单位以及可以观察到最小信号的时间单位测试激励描述方式目前，主要有以下3种产生测试激励的方法：（1）直接编辑测试激励波形：在测试环

过程语句行为级描述initial：初始化语句，只执行一遍，顺序执行敏感事件列表就是对于所描述的电路产生触发状态时所用的输入信号的类型，或者是种类在信号的定义形式方面，无论是对时序逻辑电路还是对组合逻辑电路进行描述，Verilog HDL要求在过程语可（initial和 always）中，被赋值信号必须定义为“reg”类型。（1）采用过程语句对组合电路进行描述时，需要把全部的输入信号列入敏感信号列表，且敏感信号列表不允许存在边沿信号。（2）采用过程语句对时序电路进行描述时，需要把时间信号和

仅做笔记整理课程链接1.概述随着时间推移，数字电路设计方式：元件-单元-RTL-IPSV是系统级仿真和验证的语言采用 Verilog HDl语言进行数字集成电路设计的优点在于：（1）Verilog HDL在硬件描述方面具有效率高、灵活性强的优势；（2）代码易于维护，可植性强；（3）测试和仿真功能强大。2.模块模块是verilog HDL设计基本单元结构输入信号 输出信号 输入输出信号3.模块的调用和结构化建模硬件描述语言建模方式（1）数据流建模（2）行为级建模（3）结构化