Quartus调用Modelsim仿真出现(vlog-2155) Global declarations are illegal in Verilog 2001 syntax.错误解决方法

最新推荐文章于 2023-10-12 14:04:45 发布
最新推荐文章于 2023-10-12 14:04:45 发布
阅读量1.9k 收藏 2
点赞数 1
文章标签： fpga/cpld
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_36026488/article/details/108157770
版权

错误提示：(vlog-2155) Global declarations are illegal in Verilog 2001 syntax.

报错语句

在这里插入图片描述

解决方法，将此文件放入文件夹的路径内，在建立Modelsim工程师时候并不用添加这个文件进入工程 

乔布斯zero
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
quartus直接调用modelsim
09-12
quartus 直接调用modelsim软件
modelsim 相关
xuexiaokkk的博客
07-27 2122
勾掉 enable optimization 选项， 点ok。
FPGA Base Modelsim提示(vlog-2155) Global declarations are illegal in Verilog 2001 syntax.
Tony
09-08 1664
错误提示 ：Modelsim 提示(vlog-2155) Global declarations are illegal in Verilog 2001 syntax. 解决方法： 1 、采用绝对路径包含头文件 2、把报错的头文件从编译路径中删除 经过测试，方法2测试解决了问题…( ╯□╰ ) ...
verilog -- generate 后面不能加begin end
qq_33473931的博客
10-12 452
一个generate RTL代码里面if判断是参数判断。正常仿真能过，但DC编译报错。DC 报错 syntax error on a obsolute verilog 2001 construct standalone generate block (VER-946)网上论坛有人同样遇到了，但没有啥确切结论。代码类似写法如下：generatebegina = ……；b = ……；b = ……；endend。
【随手查】Verilog编译报错
Jessaly的博客
03-30 8809
的一些报错记录，方便日后查找，持续更。。。
verilog报错提示
XIAOXIAOXING0828的博客
02-26 733
2/26 verilog报错提示 error：ordered port connections cannot be mixed with named port connections 检查以下最后一行例化有没有多加一个逗号
modelsim-with-FPGA.rar_FPGA 仿真_modelsim 仿真_modelsim-with-FPGA
09-19
在FPGA设计中，仿真工具扮演着至关重要的角色，它能帮助我们验证设计的正确性，减少实际硬件实现时可能出现的问题。本主题聚焦于使用ModelSim进行FPGA仿真，特别是针对包含NiosII处理器的系统进行软硬件联合仿真。...
SDRAM读写FPGA控制实现与Modelsim仿真verilog设计实验Quartus9.1工程源码+设计说明文件.zip
11-29
SDRAM读写FPGA控制实现与Modelsim仿真verilog设计实验Quartus9.1工程源码+设计说明文件,可以做为你的学习实验参考。 module sdr_sdram( CLK, RESET_N, ADDR, CMD, CMDACK, DATAIN, DATAOUT, // DM, SA, BA...
full adder设计代码，verilog 语言描述，通过modelsim 仿真，quartus综合...
07-01
full adder设计代码，verilog 语言描述，通过 modeldelsim 仿真，quartus 综合-full adder design code， verilog 语言来描述，通过 ModelSim 仿真，quartus 集成
Quartus调用ModelSim仿真教程[汇编].pdf
10-12
Quartus调用ModelSim仿真教程[汇编].pdf
VLOG-009:五一特辑
crossoverJie专栏
06-23 178
据不完全统计，有大约 1 名朋友催更 Vlog ；我也记在心里，所以这次更新了五一节的特辑视频。周末我会不定期更新一些与技术不太相关的内容。你的点赞与分享是对我最大的支持...
modelsim仿真错误解决办法
weixin_33682719的博客
10-28 1839
编译不成功可能是因为： 　　1、本身程序有问题。 2、没有设置顶层文件 3、modelsim 出现错误是不要只是看错误的地方，也要看前面的一部分 转载于:https://www.cnblogs.com/qidaiymm/p/4918899.html...
Modelsim中出现Syntax error, unexpected non-printable character错误
weixin_43257368的博客
05-31 1万+
今天在跑Modelsim中出现Syntax error, unexpected non-printable character错误，这是因为在编写（我是在Notepad++中写的）时不慎写入了错误的符号，如我的错误是某一个英文的“:”不小心写成了中文的“：”，这样在Modelsim中是无法编译的。但当改过后还是会出现这个错误，这是因为我们仅仅是看起来将其改变了，但实际上会产生新的看不到的未知符号。...
Verilog仿真中，读txt文件和写txt文件的方法
热门推荐
德云boys的博客
02-19 2万+
一、读txt文件 此过程一般分为两步： 1、利用MATLAB生成txt文件 MATLAB上生成的txt文件的格式为每行一个数据，与coe文件不同的是，数据之间没有逗号。由于verilog的读txt的系统函数仅仅能识别十六进制和二进制数据，一般情况下，将数据转换为十六进制数比较方便。当数据为有符号数时，可以采用下面的方式生成txt文件： fid= fopen('data_signed.txt','w...
jiaoyanguizeduibi
最新发布
07-10
jiaoyanguizeduibi
quartus调用modelsim仿真
06-28
### 回答1： 要在Quartus中调用ModelSim进行仿真，需要按照以下步骤操作： 1. 在Quartus中打开设计文件，并进行编译。 2. 在Quartus中选择Tools -> Run Simulation Tool -> RTL Simulation。 3. 在弹出的对话框中选择ModelSim，并点击OK。 4. 在ModelSim中打开仿真波形文件，并设置仿真参数。 5. 在ModelSim中运行仿真。 6. 在仿真结束后，可以查看仿真结果并进行调试。 需要注意的是，在使用Quartus调用ModelSim进行仿真时，需要先安装好ModelSim软件，并将其添加到Quartus的仿真工具列表中。同时，还需要设置好仿真波形文件和仿真参数，以确保仿真结果的准确性。 ### 回答2： Quartus Prime是一款可编程逻辑设备（FPGA）和复杂可编程逻辑器件（CPLD）设计软件，它还提供了与第三方仿真器集成的选项，其中包括ModelSim。ModelSim是一种用于VHDL、Verilog和SystemVerilog仿真的软件，它是一种通用​的数字电路仿真工具，支持您开发的所有数字电路。 Quartus Prime集成了实现测试的仿真引擎。它允许执行原语、逻辑电路和整个设计的仿真。但是，这些仿真引擎在某些方面存在限制，比如不支持多语言、编写复杂测试的复杂程度较低等，这些限制可能会使设计师的工作出现困难。为了解决这些问题，Quartus Prime集成了ModelSim仿真器。 要使用ModelSim仿真器，您需要先安装它，然后将其与Quartus Prime集成。首先，您需要确保电脑中已经安装了ModelSim软件；其次，你要确认有哪个版本的Quartus集成了ModelSim仿真器。 您需要设置正确的仿真选项来调用ModelSim仿真器。在Quartus Prime软件的Project Navigator Explorer视图中，右键单击设计条目，然后选择仿真。在“仿真设置”窗口中，您可以选择ModelSim仿真器作为仿真工具。选择ModelSim仿真器之后，您必须设置仿真选项，这些选项包括仿真顶层、仿真库、仿真参数等。此外，还有一些高级选项，例如命令行选项和波形观察选项等。 在将ModelSim与Quartus Prime集成的过程中，需要对两个软件的兼容性进行确认，如果兼容性不好，就必须进行调试和修复才能正常使用它。此外，还必须进行仿真流程的测试以确保仿真功能可以正常工作。调用ModelSim仿真器进行仿真可以使设计师更加方便的调试和测试其设计，从而帮助他们开发出更为可靠和出色的电路设计。 ### 回答3： Quartus是一款集成电路设计软件，常用于FPGA和ASIC的设计。其中一个重要的功能是仿真，可以使用Quartus来进行RTL、门级和系统级仿真。但是，Quartus自带的仿真器功能有限，在某些情况下无法满足需要，这时候我们需要借助第三方仿真器，比如ModelSim。 ModelSim是一款Verilog和VHDL仿真器，可以在仿真不同级别的电路设计时提供高效、准确和稳定的仿真结果。它是Quartus的默认仿真器，在使用Quartus进行仿真时可以调用ModelSim来完成仿真。 ModelSim和Quartus的联合使用可以实现以下几个方面的功能： 1. 在Quartus中打开ModelSim面板：当我们需要设置仿真波形、仿真过程中添加观测点或在波形窗口中查看波形时，可以通过Quartus来打开ModelSim面板，这样可以有更好的视觉感受和操作体验。 2. 在Quartus中通过ModelSim进行RTL仿真：在进行RTL仿真时，由于Quartus自带的仿真器功能较弱，因此可以通过调用ModelSim来完成RTL仿真。用户只需要在Quartus中指定仿真测试策略，Quartus便会调用ModelSim进行仿真。 3. 在Quartus中通过ModelSim进行Gate级仿真：当我们需要对Gate级电路进行仿真时，可以通过Quartus+ModelSim进行仿真。在进行Gate级仿真时，需要先对设计进行合成和映射，将电路映射到对应的器件单元组成的晶体管级别。之后可以在Quartus中设置仿真测试策略，Quartus便会调用ModelSim进行Gate级仿真。 综上所述，Quartus调用ModelSim可以起到更加准确、高效和稳定的仿真结果，同时具有更丰富的仿真可视化操作。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值