IEEE Micro 2023 Paper CXL论文阅读汇总
问题
Compute Express Link(CXL)是一种开放的行业标准互连技术,它在Peripheral Component Interconnect-Express(PCIe)的基础上提供缓存和内存语义,具有资源池化和布线能力。除了在主机处理器和加速器、智能网络接口卡以及内存扩展设备之间提供高带宽和低延迟的连接外,它还使跨多个系统进行资源池化成为可能,从而实现可扩展、高效和经济的计算。
本文深入研究了微体系结构设计,以基于我们设计的一款搭载Xeon中央处理单元和现场可编程门阵列(FPGA)的产品,展示了与该技术的硅互操作性的经验,以提供高效的性能。
背景知识
CXL.cache在消息间是无序的,为了避免冲突,窥探者必须将GO推到同一缓存行以强制执行MESI协议。
效果
总结
对CXL协议的实现,涵盖了CXL 1.0和CXL 2.0的协议和实现方面,使用64.0-GT/s脉冲幅度调制4级电平(PAM-4)信令,将带宽增加一倍。