【无标题】

概述

• 由Accellera标准的组织牵头发展，是一家非盈利性的组织。宗旨在于至此设计语言以支持EDA软件的语言。
• system verilog 事verilog标准的扩展。能支持所有的语言特性。
• 此扩展既包含了用来实现可以综合设计的设计语言特性，也包含了用来对大型设计做验证的验证语言特性。
• 如果对于verilog 还是不是很熟悉的，可以去看看蔡建军老师的课程。B站打卡。
• sv 也吸取了多家语言公司特性。比如扩张综合语言子集，openvera验证语言，psl断言等。
• sv语言对于verilog语言是完全向后兼容的。