- 博客(132)
- 收藏
- 关注
RSS订阅原创 基于DE2-115的Nios V工程（三）——按键和定时器中断控制的时钟（二）
本文将接着《基于DE2-115的Nios V工程—按键和定时器中断控制的时钟(一)》继续介绍实验的详细操作步骤，包括创建Quartus硬件工程、Nios V系统、Nios V软件工程以及配置FPGA上板测试。
2024-07-30 13:54:26
1089
原创 基于DE2-115的Nios V工程（三）—— 按键和定时器中断控制的时钟（一）
添加定时器Interval Timer IP组件到Platform Designer系统，设计基于Nios V的软件工程，由PIO IP产生按键中断、定时器IP产生中断控制DE2-115开发板上的6个七段数码管循环动态显示24小时时钟。
2024-07-29 15:23:37
1060
原创 Platform Designer 自定义IP（Avalon MM 接口，用于Nios II/Nios V/HPS等系统控制）
Platform Designer 自定义IP（Avalon MM 接口，用于Nios II/Nios V/HPS等系统控制）
2024-07-26 15:23:28
872
原创 【入门教程二】基于DE2-115的My First Platform Designer（Qsys） 工程
在上一个教程My First FPGA工程当中，模块创建直接用Verilog code 写的，那是一个最简单的系统， 如果遇到稍微大一点规模系统，直接的code编写将会显得非常费时了，其实Intel还有另外一个非常好用的工具帮助工程师快速设计FPGA工程，那就是Platform Designer（Qsys）。图形界面，简化系统开发复杂性工程师在设计过程中可调用Intel Quartus 软件IP（Intel官方已经写好的功能模块）
2024-07-23 11:59:18
917
原创 【入门教程一】基于DE2-115的My First FPGA 工程
作为扬名海内外的DE2开发板的升级款，DE2-115凭借功耗低、逻辑资源多、1存储器容量大、DSP功能、以及接口丰富等特性，可满足用户对多媒体、高品质图像处理、数字信号处理等各类开发要求，深受国内外高校师生的青睐。选择目录，用于存放工程。直接在桌面新建一个my_first_fpga的文件夹，并将工程路径指定到这个文件夹，工程名称和顶层实体都取名为。时序分析是对器件中的逻辑的时序进行综合、布局布线，以确保满足所有时序要求的过程。限度减少下载时间和所需的磁盘空间，我们建议您只下载本练习中所需的项目。
2024-07-19 17:42:39
749
原创 【入门教程三】基于DE2-115的Nios V工程（一）——My First Nios V
Nios V处理器是基于RISC-V规范的软知识产权(IP)处理器。Nios V处理器系统相当于一个微控制器（或“芯片级计算机”），其中包括处理器以及单芯片上的外设和内存组合。Nios®V处理器系统由一个Nios V处理器内核、一组片内外设、片内存储器和片外存储器的接口组成，所有这些都集成在Intel FPGA芯片上进行实现。与微控制器类似，所有的Nios V处理器系统都使用一致的指令集和编程模型。目前Intel推出了三款Nios® V处理器（图片来自。
2024-07-17 16:51:16
721
原创 第22篇 Intel FPGA Monitor Program的使用＜五＞
用Intel FPGA Monitor Program创建C语言工程并运行
2024-06-20 13:39:31
221
原创 第21篇 Intel FPGA Monitor Program的使用＜四＞
编译运行创建好的Intel FPGA Monitor Program工程
2024-06-19 16:12:06
320
原创 第20篇 Intel FPGA Monitor Program的使用＜三＞
用Intel FPGA Monitor Program创建汇编语言工程
2024-06-12 17:05:01
314
原创 第18篇 Intel FPGA Monitor Program的使用＜一＞
Intel FPGA Monitor Program开发工具支持Terasic的FPGA开发板使用
2024-06-11 09:46:02
328
原创 基于DE2-115的Nios V工程（二）—— 数码管显示
添加自定义IP组件，设计基于Nios V的软件工程，控制DE2-115开发板上的8个七段数码管循环显示十六进制数0~F。
2024-05-20 14:46:12
816
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人