PCB叠层阻抗设计（最详细）

---

前言

随着信号传送速度迅猛的提高和高频电路的广泛应用，对印刷电路板也提出了更高的要求。印刷电路板提供的电路性能必须能够使信号在传输过程中不发生反射现象，信号 保持完整，降低传输损耗，起到匹配阻抗的作用，这样才能得到完整、可靠、精确、无干扰、噪音的传输信号。

一、什么是阻抗

在具有电阻、电感和电容的电路里，对电路中的电流所起的阻碍作用叫做阻抗。阻抗常用Z表示，是一个复数，实部称为电阻，虚部称为电抗，其中电容在电路中对交流电所起的阻碍作用称为容抗 ,电感在电路中对交流电所起的阻碍作用称为感抗，电容和电感在电路中对交流电引起的阻碍作用总称为电抗。阻抗的单位是欧姆。阻抗的概念不仅存在于电路中，在力学的振动系统中也有涉及。

二、阻抗计算公式

Z=R+j(wL-1/wC)
说明：负载是电阻、电感的感抗、电容的容抗三种类型的复物，复合后统称“阻抗”。其中R为电阻；wL为感抗；1/wC为容抗；j为虚数单位。
（1）如果wL-1/wC >0，称为“感性负载”；
（2）反之，如果wL-1/wC <0，称为“容性负载”。

三、控制阻抗意义

在高频下，PCB上的信号走线就像传输线，在信号走线轨迹上的每个点都有阻抗。如果这个阻抗从一个点到下一个点变化，就会有一个信号反射，其幅度将取决于两个阻抗之间的差异。差异越大，反射越大。这种反射将沿信号的相反方向传播，这意味着反射信号将叠加在主信号上，使原始信号会失真。原本要从发送端发送的信号一旦到达接收端就会发生变化。失真可能很大，以至于信号可能无法执行所需的功能。因此，要获得不失真的信号传输，PCB信号走线必须具有统一的受控阻抗，以最大限度地减少由反射引起的信号失真。

四、影响阻抗的因素

可参考SI9000模型，前面已经详细将结果SI9000计算规则，这里就不详细展开了。
H1：介质厚度，也就是我们走线层和参考面的距离；
Er1：介电常数；
W1：阻抗线的底部宽度；
W2：阻抗线的顶部宽度；
S1：阻抗线的线间距；
T1：成品铜厚；
C1：基材阻焊厚度；
C2：铜皮或走线上的阻焊厚度；
C3：基材走线中间的阻焊厚度；
CEr：阻焊的介电常数；

五、实例展示

下图为某公司的板子叠层阻抗信息：

从以上信息，可以总结出层叠分布及阻抗控制情况，具体见下表：

从以上信息可以看出，PCB是6层板，分别是（TOP、GND02、ART03、ART04、GND05、
BOTTOM）；板厚为 1mm（生产时允许有 10%公差）。
通过叠层信息，可以利用Polar SI9000计算出阻抗线线宽线距情况，具体见下图：

1）微带线单线阻抗：

2）微带线差分线阻抗：

3）带状线单线阻抗：

4）带状线差分线阻抗：

总结

以上就是今天要讲的内容，本文仅仅简单介绍了阻抗的计算，设计过程中还要以实际出发，多余板厂沟通，多参考demo及设计目的。