E203学习笔记------计数器cycle和instret计数器

最新推荐文章于 2024-07-17 21:40:42 发布
最新推荐文章于 2024-07-17 21:40:42 发布
阅读量319 收藏
点赞数
文章标签： 学习 笔记 risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_36701743/article/details/131056229
版权 
 srand(__get_rv_cycle()  | __get_rv_instret() | __RV_CSR_READ(CSR_MCYCLE));

__get_rv_cycle()

cycle计数器统计自CPU复位以来共运行了多少个周期。

_get_rv_instret

instret计数器统计自CPU复位以来共运行了多少条指令。

区别

cycle统计的是周期数，instret统计的是指令数，有些指令需要多个周期才能完成，例如MUL指令，有些实现需要4个周期，那么执行MUL指令后，cycle增加4，而instret增加1。还有就是内存访问会引起等待周期，内存的等待周期会累计到cycle，但是不影响instret。

__RV_CSR_READ(CSR_MCYCLE)

CSR，即Control and Status Register，控制与状态寄存器， RiscV架构则定义了一些控制和状态寄存器(CSR),用于配置或记录一些运行的状态。CSR寄存器是处理器内核内部的寄存器，使用专有的12位地址编码空间，对一个hart，可以配置4k的CSR寄存器。
mcycle: 计数值的低32位

明年长到一米六
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
8.5 自制操作系统: risc-v Machine Hardware Performance Monitor
Do one thing at a time, and do well.
03-29 1329
Hardware Performance Monitor M-mode包括一个基本的硬件性能监控设施。mcycle CSR计算hart运行的处理器内核所执行的时钟周期数。minstret CSR计数器统计已经执行的指令数量（The minstret CSR counts the number of instructions the hart has retired "参考：Instructions Retired Event"）。在所有的RV32和RV64系统上，mcycle和minstret都是64..
riscv简单常用汇编指令xv6
surfaceyan的博客
03-10 1426
riscv在目录下,执行make qemu-gdb ,进程会阻塞.另开一个终端,在目录下,执行gdb-multiarch kernel/kernel进入gdb后 b _entry将断点打在最开始处退出qemu:用户态执行#include "syscall.h"# execinit , 0 };init , 0 };init , 0 };init , 0 };init , 0 };;init , 0 };init , 0 };init , 0 };
PicoRV32 笔记 04
jjinl的专栏
11-27 1571
RISC V，PicoRV32
RISC-V SiFive U64内核——HPM硬件性能监视器
嵌入式Linux充电站
12-10 1422
对于性能分析，通常我们会使用Perf工具。而perf中的硬件事件，则需要硬件的支持——性能监视单元PMU。RISC-V u64内核支持PMU，使得我们可以通过perf来统计程序运行所产生的cycle、cache hit、cache miss等事件的次数，从而进一步分析、优化性能。 在SiFive U64内核中，把PMU称作HPM，实际是一个东西。另外，u64内核的hpm增加了一个新的特性——hpm计数溢出中断。
RISC-V的cycle、time、instret计数器
zoomdy's blog
03-05 6292
RISC-V定义了3个64位计数器，分别为：cycle、time、instret，这三个寄存器可以用来评估硬件性能，还可以产生嘀嗒定时中断。 mingdu.zheng at gmail dot com http://blog.csdn.net/zoomdy/article/details/79443472 64位计数器 cycle、time、instret这三个计数器都是64位的，无论...
RISC-V特权级寄存器及指令文档
Pandacooker的博客
05-08 1万+
RISC-V特权级寄存器及指令文档 M态寄存器 1. ISA寄存器 misa（read-write） base域： 1.编码了内部支持的ISA宽度. 2.当重置时，总是设置为支持的最宽ISA extensions域： 功能： 1.编码了现有的标准扩展。依照每个字母一位的方式 ，第0位代表A，第25位代表Z。 保留位总返回0 2.重置时为最大的扩展集合 2. mstatus 寄存器 XLEN-bit read/write register 寄存器结构： 位描述： xIE域： 当硬件线程运行于x模式，
浅析nice_demo.c
weixin_51168728的博客
05-25 808
本人在22集创赛芯来riscv杯打酱油，分享下芯来官方的demo的理解 首先导入工程，打开helloworld的例程，将application的main.c删除，用nuclei-board-labs-master中的nice_demo中的.c进行替代 int main(void) { int i=100; int arr[4]={1,2,3,4}; unsigned int array[ROW_LEN][COL_LEN]= {{10,20,30},
GDB调试简单介绍
weixin_43083491的博客
10-22 329
通过调试程序，我们可以监控程序执行的每一个细节，包括变量的值、函数的调用过程、内存中数据、线程的调度等，从而发现隐藏的错误或者低效的代码；在我们日常coding debug时，有时很难肉眼发现自己写的代码的问题之处，这时GDB就排上用场了。
E203 RISC-V 仿真 demo_gpio
08-16
实现了RISV-V开源E203的ubutnu的C语言demo_gpio编译，并转换成二进制机器码，烧写到硬件仿真环境的ITCM中实现GPIO翻转仿真。 文档的目的在于测试搭建C工程编译环境和EDA硬件仿真环境。
RISC-V嵌入式开发 (1).pdf
03-19
RISC-V嵌入式开发 (1).pdf
Android-帮助微信用户从AndroidDocumentsUI中选择媒体
08-13
在Android平台上，微信...使用像fython-tools-DocUIProxy-Android-a0e203e这样的开源项目，可以作为起点，进一步根据微信用户的实际需求进行定制和优化。这不仅可以提高用户的满意度，也有助于增强应用的整体用户体验。
e203_hbirdv2:超低功耗RISC-V内核
05-08
Hummingbirdv2 E203内核和SoC关于该存储库托管了开源Hummingbirdv2 E203 RISC-V处理器内核和SoC的项目，由中国大陆领先的RISC-V IP和解决方案公司开发和开源。 这是在维护的Hummingbird E203项目的升级版本，因此...
ASTM E203-24.pdf
03-18
ASTM E203-24.pdf
从零开始学RISC-V之CSR访问
滴石之水
06-10 3148
文章目录背景介绍开始Coding指令译码算术运算测试程序仿真结果及分析 背景介绍 CSR，即Control and Status Register，控制与状态寄存器，属于CPU自带的一类寄存器（注意这里需要跟前文所述的通用数据寄存器区别开来，后文对这种寄存器称之为数据寄存器，以示区分）。在机器模式（Machine Mode，本项目只支持该模式）下这些存储器主要包括以下六类： 处理器信息相关：例如处理器的厂商信息，架构信息，核心数等等，是一个芯片自身的I固有信息。 中断配置相关：例如中断开关以及中断入口等信
芯来N300系列芯片SDK-NUCLEI-SDK解析（V0.4.0）(NucleiStudio)
weixin_44768897的博客
03-27 650
其中各个中断服务函数（Interrupt Service Routine，ISR）的PC地址，32位机地址长度是32位，使用.word关键字，64位机地址长度是64位，使用.dword关键字；（11、如果定义了SMP_CPU_CNT，且SMP_CPU_CNT>1，则判断启动BOOT_HARTID和当前允许的核心MHARTID是否一致，一致则继续初始化，否则__skip_init；7、设置中断处理模式为 ECLIC模式，将中断模式修改为CLIC模式（ECLIC模式），不再是CLINT模式；
8.6 自制操作系统: risc-v Machine寄存器mcounteren/mcountinhibit
Do one thing at a time, and do well.
03-31 1093
mcounteren 全称:机器计数器使能寄存器( Machine Counter-Enable Register) counter-enable寄存器mcounteren是一个32-bit的寄存器，控制硬件性能监视器couters作用域下一个最低特权模式。 此寄存器仅控制可访问性。读取或写入这个寄存器的行为不会影响底层计数器，即使在不可访问时，这些计数器也会继续增加。 当清除mcounteren寄存器中的CY、TM、IR或HPMn位时，当以s模式或u模式执行时，试图读取周期、时间、in...
从零开始的RISCV架构CPU设计（1）-CPU开源资料说明
PPRAM的博客
07-23 3372
最近学习了RISC-V架构的CPU设计，然后根据经典的五级流水线架构在Vivado上完成了一个简单的CPU，故开一个新坑记录该CPU的设计过程。该CPU实现了RVIM指令集，并可以搭建简单的SOC。这个CPU也有致命缺点，就是没有实现JTAG，无法进行调试，在后面会实现。目前CPU进度可搭建片上soc，已能够通过Vivado综合，各功能验证无误。注此软核仅用于学习交流，若要进行商用，请务必与作者本人联系！...
RISC-V指令集介绍 - 整数基本指令集
热门推荐
zhangshuaiisme的专栏
06-17 5万+
前段时间在修改 picorv32 核心（一个riscv-32的cpu核心），阅读了一下riscv指令集的手册。在此，做一下简单记录。RV32I：32位risc-v整数指令集1. 寄存器 32个x寄存器，RV32下x reg是32位宽 x0：硬连线 常数0 x1-x31：31个通用reg 返回地址：没有强制要求那一个x作为lr，但是一般用x1 pc：额外的用户可见寄存器3. 基本指令格式 四种基础指...
昇思25天学习打卡营第14天|LLM-文本解码原理--以MindNLP为例
最新发布
wwt72的博客
07-17 731
限制输出序列的最大长度为50个token。top-p=0.95，top-p采样表示在每一步生成token时，只从概率分布中累计概率达到95%的token中进行采样，有助于保持生成文本的流畅性和质量，同时允许一些低概率的token被选中，从而增加多样性。表示禁用了top-k采样，因为在top-k采样中，通常是从概率最高的k个token中随机选择一个token作为下一个输出，而这里设置为0表示不限制token的选择，实际上这将等同于使用 softmax 概率分布直接进行采样。这有助于提高生成文本的多样性。
riscv timecmp寄存器
08-12
riscv中的timecmp寄存器是用来与time寄存器进行比较的。timecmp寄存器中存储的时间值与time寄存器中的时间值进行比较，当time寄存器的值达到或超过timecmp寄存器的值时，会触发一个中断或其他特定的操作。这个功能可以用于实现定时器，进行时间相关的操作。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* *3* [RISC-V的cycle、time、instret计数器](https://blog.csdn.net/zoomdy/article/details/79443472)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v92^chatsearchT3_1"}}] [.reference_item style="max-width: 100%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值