- 博客(2)
- 收藏
- 关注
RSS订阅原创 HDLBits 错题
Count clock - HDLBits一、信号部分比特位选择1、Create a 1-bit wide, 256-to-1 multiplexer. The 256 inputs are all packed into a single 256-bit input vector. sel=0 should selectin[0], sel=1 selects bitsin[1], sel=2 selects bitsin[2], etc.module top_mo...........
2022-04-10 20:53:12
805
原创 verilog中$signde、$unsigned的使用
1、verilog里如果有符号数和无符号数做运算，会强制当作无符号运算这就涉及verilog处理运算时的法则：例如 c = a + b; 其中a和b都是四位数，c是五位。在计算时，verilog会将a和b都扩展到5位，然后再做加法，而如果a和b中有无符号数，则位宽扩展就按照无符号数来，也就是高位补0。所以如果a和b中既有无符号又有有符号，结果就不正确了。解决方法是用$signed（）来修饰：c = a + $signed(b)这样在c = a + b，这个运算开始的扩位就会按照有符号数的方式进行扩位.
2022-03-23 12:31:34
4670
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人