qq_37203178的博客

verilog分频实现

FIFO原理结构详解

FPGA中的异步复位同步释放。

同步电路和异步电路

ADS1256

实现格雷码计数器

1、无法读取ram的初始化hex文件解决方案：将hex文件路径修改为工程的根目录即可，并且modelsim不支持mif文件初始化2、

Combinational LogicRingersolution:假设你正在设计一个电路来控制手机的铃声和振动电机。当电话需要从一个来电(输入铃声)响起时，你的电路必须要么打开铃声(输出铃声= 1)要么打开电机(输出电机= 1)，但不能两者都打开。如果话机处于振动模式(输入vibrate_mode = 1)，打开电机。否则，打开铃声。可以真值表， Ring Vibrate_mode ring motor .

最后一题：使用for循环和4位全加器生成一个400位的全加器module bcd_fadd ( input [3:0] a, input [3:0] b, input cin, output cout, output [3:0] sum );解题思路：使用for循环来进行批量实例例化，module top_module( input [399:0] a, b, input cin, output cout,