Day 3 | 实习第三天 飞思卡尔S12--PIM

对于S12VR64／48：

与外部振荡器相关联的2个引脚端口E----------------------------------------------------------PTE*2

4个引脚端口T与4个定时器通道和2个PWM通道相关 --------------------------------------PTT*4

6个引脚端口S与2 SCI和1 SPI相关 -------------------------------------------------------------PTS*6

6个引脚端口P与引脚中断和唤醒功能；--------------------------------------------------------PTP*6

中断输入

-6个PWM通道，其中两个能够驱动高达10毫安 -----------------------------------------------PAD*6

一个具有过电流保护和中断功能的输出，最多可提供20毫安。

外部设备，如霍尔传感器

具有引脚中断和唤醒功能的6引脚端口AD；与6个ADC通道相关

4个引脚端口L具有引脚中断和唤醒功能；与4个高电压输入相关 ----------------------------PTL*4

可选的分压器旁路和开路输入检测的数字或模拟使用

可见

DDR是控制方向的寄存器，0输入 ，1输出

PT是控制输出电平的寄存器，

PER是上下拉使能的寄存器，0失能，1使能

PPS是上下拉选择寄存器， 0上拉，1下拉

PIE是是否启用中断寄存器。看PPS如果PPS是0则下降沿为中断的敏感边沿，1则上升沿为中断的敏感边沿。

如上仅适用于端口P和AD，PTP[0..5]+PAD[0..5]

 接着写。。

正如上面写的一共有12个端口遵循上面的规则，那么其他的引脚又遵循什么规则呢？

首先看一下PTE[0..1]

一共有两个端口，分别对应晶振的两个接口

在PORTE的寄存器中 

端口数据寄存器端口E -通用输入/输出数据，CPMU OSC信号当不与其他函数一起使用时，这个引脚可以用作通用I/O。

在通用输出模式下，寄存器位被驱动到引脚。

如果将此pin的关联数据方向位设置为1（DDRE），则read返回端口寄存器的值，否则将读取同步pin输入状态。

•如果启用CPMU OSC函数，则优先于通用I/O函数。

和以前一样这个是 控制方向的 1输出 0输入

 接下来是控制上拉还是下拉的PUCR寄存器

 BKPUE位是控制PTE是上拉的使能位，PDPEE位是控制PTE是下拉的使能位，

对应的是全部的PTE

这个是CLK时钟的控制位--这个位控制ECLK引脚上的一个自由运行时钟的可用性。这个时钟有一个固定的速率，相当于内部总线时钟 

EVDD连接在PTP2这个IO端口上面，PIMMISC这个位主要是保护EVDD防止过流。 
Pin PP2可以作为通用I/O使用，也可以作为外部设备(如霍尔传感器)的可切换外部电源Pin (EVDD)在输出模式下增加电流能力。

一个过流监控器的实现是为了保护控制器不受短路或输出的过量电流的影响

只有在引脚配置为全驱动时才会出现。虽然全驱动电流是可用的高低侧，只有当引脚驱动高(PTP[PTP2]=1)时，保护才可用。如果使用引脚与PWM。要打开过流监控器集PIMMISC[OCPE]=1。

 IRQE是下降沿敏感的中断标志：当有一个下降沿被检测则置位，只有关闭IRQ和程序清除才可以清除。

IRQEN ：置位为1则IRQ引脚连接到中断逻辑，0则失能

这个是PTT【0..3】的寄存器 由于PTT[0..3]包括两个PWM通道，4个定时器的通道，可以重定义1个包含LIN的SCI，1个独立的SCI ，一个SPI 。

端口数据寄存器T端口-通用输入/输出数据，SPI和SCK, TIM输入/输出，路由LINPHY

当不与替代函数一起使用时，关联的pin可以用作通用I/O。在通用输出模式中，寄存器位值被驱动到引脚。

如果将关联的数据方向位设置为1，则read返回端口寄存器位的值，否则将读取同步pin输入状态。

•路由SPI优先于路由LINPHY函数、TIM输出函数和通用I/O函数(如果启用)。

•如果相关通道被启用，路由LINPHY函数优先于TIM输出函数和通用I/O函数。

•TIM函数优先于通用I/O函数.

 输入的寄存器，可以读取后面的四位的值

这个位决定引脚是输入还是输出

根据启用SPI的配置，I/O状态将被强制输入或输出。启用了路由LINPHY强制I/O状态为输入(LPTXD)。否则，TIM强制I/O状态为与启用的TIM输出比较相关联的TIM端口的输出。在这种情况下，数据方向位不会改变。

1 关联引脚配置为输出

0 关联的引脚被配置为输入

上下拉的使能的寄存器（PERT）1使能 0失能

 明确是上拉还是下拉 1下拉 0上拉

----------------------------------------------

经过比较发现PE有3个寄存器，PT有5个寄存器，PS有6个寄存器 ，PP有8个寄存器，PL有7个寄存器，PAD有7个寄存器

DDR是控制方向的寄存器，0输入 ，1输出

PT是控制输出电平的寄存器，

PER是上下拉使能的寄存器，0失能，1使能

PPS是上下拉选择寄存器， 0上拉，1下拉

PIE是是否启用中断寄存器。看PPS如果PPS是0则下降沿为中断的敏感边沿，1则上升沿为中断的敏感边沿。

上面的5个寄存器或多或少的都在PIM模块的各个引脚寄存器中。

但是稍有区别

PE中有一个PUCR寄存器是控制上下拉的

PT中有PTI寄存器这个是适用于输入读取的寄存器

PS中有WOMS寄存器是用于把PS引脚的模式为开漏或者推挽

PP中有RDRP寄存器用于减少引脚的驱动能力，如果设置为1则减少驱动器驱动能力(大约至全驱动强度的1/10) ，0则quanqdong

全驱动。

PL中有数字输入支持端口寄存器DIENL，此位控制HVI数字输入功能。如果设置为1，则启用输入缓冲区，并且pin可以与数字函数一起使用。如果启用了模拟输入函数(PTAL[PTAENL]=1)，则在运行模式下强制关闭所选HVI pin的输入缓冲区，并在DIENL=1时释放为活动状态。还有和模拟量有关的PTAL寄存器，以及PIRL寄存器。

 

 

 1 输出模式为开漏  0输出模式为推挽

 

减少驱动器寄存器端口P -选择减少驱动器的输出引脚

此位配置相关输出引脚的驱动强度为全驱动或减驱动。如果使用pin作为输入

这个位没有作用。简化的驱动函数独立于在特定的引脚上使用哪个函数。

数字输入支持端口L -输入缓冲区控制

此位控制HVI数字输入功能。如果设置为1，则启用输入缓冲区，并且pin可以与数字函数一起使用。如果启用了模拟输入函数(PTAL[PTAENL]=1)，则在运行模式下强制关闭所选HVI pin的输入缓冲区，并在DIENL=1时释放为活动状态。