考研—计算机组成原理—中央处理器

综述：本书中的这个章节——中央处理器主要讲述了cpu在计算机运行过程中，如何控制指令有序高效的进行，也就是说主要讲述的是cpu的控制功能的实现和一些细节。控制的本质是协调高效，可以让计算机像一个现代化自动化流水线工厂一般处理运算问题。

cpu的主要功能

控制器：取指令、分析指令、执行指令

运算器：完成算术运算和逻辑运算

中断处理：对计算机的异常和特殊请求进行处理

cpu基本结构

运算器：由ALU和各种帮助运算的寄存器组成。

• 算术逻辑单元（运算核心）
• 暂存寄存器（暂存主存中读来的数据）
• 累加寄存器（加法运算的输入端）
• 通用寄存器组（各种类型的草稿纸，暂存操作数，地址信息）
• 程序状态字（保留因为运算形成的各种状态信息，以位为单位，各有不同的意思）4
• 移位器（移位运算，实现一种逻辑运算）
• 计数器（控制乘除运算的操作步数，帮助alu实现乘除运算）

控制器：有硬布线控制器和微程序控制器两种实现方式。

• 程序计数器（实现指令自动化进行的关键，可以自动＋1实现程序顺序执行）
• 指令寄存器（保存当前正在执行的指令，指令包含操作码和地址码）
• 指令译码器（服务于操作码，向控制器提供操作信号，就像控制器大佬的翻译官）
• 存储器地址寄存器（用于存放所要访问的主存单元）
• 存储器数据寄存器（用于存放cpu与主存存取的信息）
• 时序系统（用于产生各种时序信号，作为时间标尺）
• 微操作信号发生器（控制器中的大佬，根据IR中的操作码、psw中的状态、时序信号产生控制整个计算机系统所需要的控制信号）

注解：关于存储器地址寄存器MAR和存储器数据寄存器MDR的原理。我们可以把主存比作一个数据仓库，而这个仓库的内部是对其他部件是透明的，而MAR就像取数据所需要的票，这个票上记录着数据的地址，在现实中可能就是编号，意思是一样的，然后MDR就是前台，主存内部有工作人员，去把所需要的数据取出来放到前台的桌子上，即放在MDR里面。需要取数据的人就可以从MDR中取走数据了。这一过程实际上就是cpu与主存之间的互动过程。

注解2：用户可见的寄存器有：通用寄存器和程序状态字，其他均是透明的。

指令执行过程

周期：

时钟周期：节拍，是cpu操作的最小单位。

机器周期：机器周期含有若干个时钟周期，根据需要设置几个时钟周期。（定长的为4个，不定长的可以是3个可以是4个）

指令周期：指令周期含有若干个机器周期，一样是根据需要设置几个机器周期。

对于不需要访存的指令，比如JMP X无条件转移指令，此种指令只需要取指周期和执行周期。但是对于一个比较普通的指令，即一个间接寻址且cpu含有中断功能时，一个完整的指令周期含有4个机器周期。分别为取指周期、间址周期（用于间接寻址的访存时间）、执行周期、中断周期。这四个周期都需要访存，但是目的各不相同，同时为了区别他们的不同各设置一个标志位：取之周期FE（取指令）、间址周期IND（为了取有效地址）、执行周期EX（取操作数）、中断周期INT（保存程序断点）。

ps：中断周期中的进栈操作中的栈指针sp是减1，而不是加1，因为计算机的堆栈都是向低地址增加的。

指令周期中具体的数据流

1、取指周期：根据pc中的内容从主存中取出指令代码并放入指令寄存器中。

数据流故事：pc中包含着所取指令的地址，它将这一地址告诉mar，告诉他就能把地址变成主存的取数据票，mar化身为取数据票即包含着这个地址，通过地址总线公共汽车找到了主存。找到主存之后，这个门票不经过控制器大佬的同意是没有效用的，此时CU发出控制信号通过控制总系公共汽车告诉主存，这个mar没问题，可以取。主存接受到了大佬肯定的许可后，把所需要的数据通过数据总线公共汽车运输给mdr，这个时候cpu就拿到了所需要的数据（即指令），接着再把mdr中的指令给IR，这个时候IR获得了他想要的指令。取指周期的最后，cu大佬进行善后，发出命令让pc+1方便下一个周期的使用。

数据流：

pc——mar——地址总线——主存

cu——控制总线——主存

主存——数据总线——mdr——ir

cu——pc——pc++

2、间址周期：取操作数的有效地址（用于多种需要间接寻址的寻址方式）

数据流故事：故事的开始是指令中的地址码，我们需要的是地址码背后的有效地址，而不是现在地址码上的形式地址。因为是地址问题，所以我们依旧去找mdr兄弟帮忙（cpu中的地址都需要mdr的帮忙），mdr再次带着我们的形式地址坐着地址总线大巴去找主存，主存毕竟不是大佬，只是一个数据仓库没有权力，这个时候，等cu大佬发出的命令通过控制总线大巴过来给主存许可后，主存就可以按照这个地址去找好数据，通过数据总线大巴发给前台mdr小姐。此时，cpu得到了它日思夜想的有效地址。间址周期剧终。

数据流：

ad（ir）——mdr——地址总线——主存

cu——控制总线——主存

主存——数据总线——mdr

3、执行周期：根据ir中的指令字的操作码和操作数，通过alu操作产生执行结果。

数据流：没有统一的数据流。