STM32F103ZET6时钟

日途暮远

已于 2022-05-18 08:45:35 修改

阅读量2.5k

点赞数 1

分类专栏： stm32 文章标签： fpga开发单片机 stm32

于 2022-05-17 16:47:00 首次发布

本文链接：https://blog.csdn.net/qq_38042345/article/details/124824625

版权

stm32 专栏收录该内容

8 篇文章 0 订阅

订阅专栏

STM32的时钟系统包括外部时钟HSE（8MHz）和LSE（32.768kHz），以及内部时钟HSI（8MHz）和LSI（40kHz）。通过锁相环PLL进行倍频，如将HSE的8MHz倍频至72MHz作为系统时钟。时钟信号经过AHB预分频器后，分配给APB1（PCLK1）和APB2（PCLK2）外设。选择外部时钟源可以确保时钟稳定性和高性能。正确配置时钟源是使用STM32外设的关键步骤。

摘要由CSDN通过智能技术生成

STM32的四个时钟源

外部时钟

<1>高速外部时钟（HSE）：外部时钟源，晶振频率可取范围为4~16MHz，我们一般采用8MHz的晶振。
<2>低速外部时钟（LSE）：外部时钟源，主要提供给实时时钟模块，所以一般采用32.768KHz。
内部时钟

<3>高速内部时钟（HSI）：由内部RC振荡器产生，频率为8MHz，但不稳定。
<4>低速内部时钟（LSI）：由内部RC振荡器产生，也主要提供给实时时钟模块，频率大约为40KHz。
以最常用的高速外部时钟（HSE）为例

<1>左边红色框框1 两个外部引脚接8M晶振的两端。
<2>8M时钟遇到第一个分频器PLLXTPRE，也就是HSE后面的第一个节点，我们不分频。
<3>时钟来到PLL Source Mux，可选输入的时钟信号有外部高速时钟（HSE）和内部高速时钟（HSI），选择HSE。
<4>接着信号走到锁相环PLL，具有倍频作用，我们选择倍频因子（PLL Mul），可取值2,3,...14,15,16，我们选择9倍频。现在时钟信号为8*9=72M。
<5>来到系统时钟源输入选择，可选时钟有HSE（8M）、HSI（8M）和经过倍频的PLL CLK（72M），选择PLL CLK作为系统时钟，此时系统时钟为72M。
<6>系统时钟（SYSCLK）来到AHB预分频器，可选分频系数：1,2,4,8,16,32,64,128,256。选择不分频，直接来到挂载低速外设的（APB1）PCLK1和挂载高速外设的（APB2）PCLK2。
<7>PCLK1低速外设时钟的最大频率为36M，所以最低进行2分频。PCLK2高速外设时钟的最大频率是72M，可选择不分频。
选择使用HSE也是因为外部时钟稳定精准，经过倍频给STYCLK提供最大的时钟频率，发挥CPU的最优性能。了解了时钟树，在使用各个外设的时候就明白时钟信号的来源了。记得初始化外设一定要使能相应的时钟。