在RISC-V中,32.768KHZ作为测量时钟的标准,主时钟可以任意(只要时序满足),RISC-V一开始是不知道主时钟是多少频率的,这个时候就是靠32.768KHZ来测量并告诉整个系统。
还有,在FPGA上仿真RISC-V的时候,最好设置输入32.768KHZ的时钟高一点,要不然需要仿真很久,估计是一开始用来测量主时钟频率吧。
在RISC-V中,32.768KHZ作为测量时钟的标准,主时钟可以任意(只要时序满足),RISC-V一开始是不知道主时钟是多少频率的,这个时候就是靠32.768KHZ来测量并告诉整个系统。
还有,在FPGA上仿真RISC-V的时候,最好设置输入32.768KHZ的时钟高一点,要不然需要仿真很久,估计是一开始用来测量主时钟频率吧。