![](https://img-blog.csdnimg.cn/20201014180756738.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 82
坚硬果壳_
坦然接受自己的平庸并保持努力。
展开
-
DMA、TCM
整合了几篇文章DMA=Direct Memory Access这是一种通过硬件实现的数据传输机制。简单的说,就是不在CPU的参与下完成数据的传输。DMA是一种硬件设备。这种设备的工作原理是这样的:——首先CPU告诉DMA设备,要有一堆数据需要传输,为了效率而请它出马。(DMA请求)——DMA收到CPU的消息,开始准备。此时CPU把数据源地址、数据目标地址、传输数据量、传输模式等等参数告诉它。(DMA初始化)——DMA初始化完,向CPU发送消息“借你的总线用一用,我要开始传输数据了!”(总.原创 2021-07-07 10:32:21 · 2069 阅读 · 0 评论 -
CPU设计之取值模块设计
module IF( input clk, input nrst, input stall, input br_en, input [31:0 ] br_addr, output [31:0] PC, output [31:0] ins_out ); reg CEN = 1'b0; reg WEN = 1'b1; reg BWEN = 32'h0; reg [31:0] D = 32'h0; .转载 2020-06-12 21:29:13 · 651 阅读 · 1 评论 -
CPU设计之通用寄存器设计
module general_purpose_register( input clk, input nrst, input stall, input ren, input [4:0] radd1, input [4:0] radd2, input wen, input [4:0] wadd, input [31:0] wdata, output reg [31:0] rs1, output reg [31:0] r...转载 2020-06-12 17:22:13 · 1036 阅读 · 0 评论 -
CPU设计之ALU设计
代码写的真好,转载以作记录和学习。代码 :module ALU( input [3:0] op, input [31:0] rs1, input [31:0] rs2, input [19:0] imm, output [31:0] rd, output overflow ); wire [31:0]out1;wire [31:0]out2;wire [31:0]out3;wire [31:0]out4;wir..转载 2020-06-12 17:18:54 · 1910 阅读 · 0 评论 -
低通FIR滤波器设计+Vivado实现
设计目标:设计一个低通滤波器,可以从1KHZ、3KHZ、4KHZ的叠加信号中,滤除掉3KHZ及以上的信号。二、功能设计1.总体架构:图1 功能设计的总体架构总结一下,即:首先由MATLAB生成一个由三个正弦波叠加的待滤波信号,三个正弦波的频率分别是1KHZ,3KHZ,4KHZ。然后将待滤波信号送入Vivado,用Verilog编写的FIR滤波器进行仿真,观察滤波后的波形。再利用MATLAB里面的conv函数将滤波器系数和待滤波信号卷积并观察滤波后的波形图。将Viva..原创 2020-06-12 17:20:25 · 6212 阅读 · 7 评论