液晶显示之GOA

1 GOA名词

  GOA：Gate On Array or Gate Driver On Array的简称，是指在阵列基板上集成栅驱动的意思。
  GOA 面板采用与薄膜晶体管(TFT)同样制程的工艺，在玻璃面板上制作出行扫描驱动电路，实现逐行扫描驱动功能，因此，采用GOA驱动，节省了传统的Gate Driver COF。
  优点：1、制造成本降低；2、工艺步骤简化；3、非显示区域宽度缩小；
  缺点：1、功耗高(相比于传统的COF) ; 2、不稳定性(时间和温度)；

  GOA技术在业内有很多其它的叫法，包括但不限于如下几种：
   GOP: Gate On Panel
   GIP: Gate In Panel
   ASG: Amorphous Silicon Gate
   GDM: Gate Driver Monolithic
  以上名词都是指将传统的Gate IC集成在面板上的技术，各厂根据自己的习惯可能选择不同的叫法，如Samsung为ASG，AUO/BOE为GOA， LG/CPT为GIP等，目前比较多的叫法为GOA。

2 GOA驱动原理

  GOA类似通常所说的移位寄存器，在扫描行选通时输出高电平电压信号，在非选通时该行输出低电平电压信号，直到下一帧信号输入。
  GOA单元及其级联如下图所示，从下图(a)可以看出，一个GOA单元通常包含：时钟信号CLK和 CLKB、输入信号(Input)、栅关闭信号(Vss) 、复位信号(Reset)和输出信号(Output) ；下图(b)表示了GOA单元级联时信号的连接关系，特别要注意的是当前行输出信号(如Output N)除了输出驱动本行像素外，还起着既作为上一行的复位信号，又作为下一行的输入信号的作用。在整个GOA驱动电路里，第一行 GOA 单元的输入信号是帧起始信号STV，而且第一行不输出复位信号。最后一行 GOA 单元连接一行Dummy，GOA单元实现当前行的复位。

2.1 GOA单元结构

  GOA单元结构主要包括:上拉晶体管、下拉晶体管、上拉驱动部分、下拉驱动部分。

  最基本的GOA单元电路由4个TFT构成,如下图所示。TFT1为上拉晶体管，TFT2为下拉晶体管，TFT3、TFT4及Cb构成上下拉驱动电路。
  第一阶段 Output(n-1)输入，TFT4 开启，将 N1(Cb)充电到高电位 U1，同时 TFT1 也开启，但 CK 为低 电平，无信号输入；
  第二阶段Output(n-1)低电平将TFT4关断，由于Output(n+1)信号还未到来，N2是低电平, TFT2仍关断，Cb电荷保持, TFT1仍打开状态，当CK高电平进入TFT1后，N1被抬高到U2，Output(n)输出一个CK 高电平时间的高电平，实现该行选通；
  第三阶段Output(n+1)输入N2，TFT3被打开，对Cb进行放电，并使TFT1关闭，同时TFT2也开启，结合 TFT1 关闭使Output(n)输出低电平。此后，全部 TFT 关闭，Output(n)端保持低电平。

2.2 多时钟GOA

  CLK信号在面板从上到下传输的过程中会产生衰减，特别是在大尺寸面板中，会造成靠后的Gate线充电电压不足，基于这个原因，GOA在设计上通常会采用多CLK信号线的设计，常见的有4 CLK、6 CLK、8 CLK 信号线设计。
  下图是一种面板双边驱动的4 CLK GOA电路示意图及其电路时序图。在这种设计中，每条CLK信号线都要比前一条CLK信号线提前1/4个周期，每个输出信号都有1H的时间进行预充电。Gate线Gn利用CLK1线作为其对应GOA单元的CLK输入信号，Gate线Gn+1利用CLK2线作为CLK输入信号，Gate线Gn+2利用 CLKB1 线（相位与 CLK 相反)作为 CKL输入信号，Gate 线 Gn+3 利用 CLKB2 线（相位与 CLK2相反)作为CKL输入信号，四个CLK线完成一个周期，依次循环输入到GOA单元中。这样,对于每一条单独的CLK线而言，每四条Gate线中才有一条由其提供输出电压，大大降低了其负载。
  下图中面板两侧都有GOA结构，这是由于对于中大尺寸液晶面板,栅极线的负载较大，为了正常开启栅极线，GOA采用双边驱动，即对于一行栅极线，左右两边均会有一个GOA单元对其进行充电。在此情况下，左右GOA电路设计完全对称，称为双边驱动。对于小尺寸液晶面板，由于栅极线的负载较小，可以只在单边加入GOA单元，称为单边驱动。当采用单边驱动时，可以把主要放电的、尺寸比较大的TFT M4置于GOA单元对侧，构成级联放电单元。这种设计也可以有效减小驱动一侧GOA单元所占的面积，更有利于周边的布线。

  GOA双边驱动还有另外一种设计，即一边GOA单元只驱动奇数行，另外一边GOA单元只驱动偶数行，左右互不干扰，达到顺序开启各行的目的。这种结构中双边GOA各为4CLK级联结构，两边对应CLK信号各相差1/8周期，构成8 CLK结构，如下图所示。这种设计可以让一个GOA单元占据两个像素高度的空间，这样就在 GOA 所占面积不变的前提下减少了边框宽度，有利于实现窄边框。

  与 4CLK 结构类似的还有 6 CLK 和 8 CLK 结构，这两种结构在原理上与 4 CLK 基本相同，只是采用了更多的CLK信号线，使得单一条信号线的负载进一步减小。CLK信号线的增加可以降低对上升时间的要求，利于充电，同时可以降低功耗。但同时也会增加面板边框的宽度，增加集成电路的管脚数。在实际的GOA产品设计中，可以根据具体产品的边框宽度、产品尺寸、集成电路设计和分辨率等条件来选择合适的 GOA 结构。

2.3 Dummy GOA

  前面提到，每一级GOA单元的输入信号Input是上一级GOA的输出信号，每一级GOA 的复位信号Reset是下一级GOA单元的输出信号。对于第一级GOA单元来说，由于没有上 一级GOA单元，因此用帧起始信号STV作为输入信号Input。对于最后一级GOA单元由于没有下一级GOA单元提供复位信号Reset，这就需要额外设计一个冗余GOA单元(DummyGOA)，由它给最后一行提供复位信号，如下图 所示。

  冗余GOA 单元在正常的GOA 结构之外增加了两个TFT，即Mreset1和Mreset2，当上一级正常的GOA单元不工作时，DummyGOA的Input为低电压，Mreset2关闭，Mreset1随着CLKB的高电压周期性开启，使Reset与CLKB 相连，该Dummy-GOA周期性地进行复位。当上一级正常的GOA开始工作产生输出 信号时， DummyGOA 的Input为高电压，Mreset2开启，DummyGOA的Reset连接到Vss , 该单元停止复位，开始正常工作产生输出信号Output,为上一级GOA单元提供复位信号。 这样就实现了最后一行GOA单元的正常工作，保证了电路时序的稳定性。