自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(9)
  • 资源 (1)
  • 收藏
  • 关注

原创 FPGA常用接口协议--SPI

SPI是一种高速的、全双工、同步的通信总线, 常用于MCU和 EEPROM、FLASH、实时时钟、数字信号处理器等器件的通信。现如今,SPI总线已经成为被广泛应用的一种数据传输方式,由于其简单的接口、灵活性和易用性,SPI 已成为一种标准,SPI被半导体制造商广泛应用于IC芯片。

2024-01-01 20:25:34 1305

转载 CAN总线协议

CAN 是 Controller Area Network 的缩写(以下称为 CAN),是 ISO 国际标准化的串行通信协议。在北美和西欧,CAN 总线协议已经成为汽车计算机控制系统和嵌入式工业控制局域网的标准总线,并且拥有以 CAN 为底层协议专为大型货车和重工机械车辆设计的 J1939 协议。CAN 协议经 ISO 标准化后有 ISO11898 标准和 ISO11519-2 标准两种。ISO11898 和 ISO11519-2 标准对于数据链路层的定义相同,但物理层不同。回读机制。

2023-09-21 22:20:26 393

原创 FPGA自动保存编译版本

在FPGA开发过程中,会随着设计的调试与更新,软件版本会不断地迭代,当迭代次数较多时,很容易忘记版本,影响版本记录,手动在程序中添加编译时间版本比较麻烦,也有可能在更改过程中会忘记,如果使用自动的获取当前时间的方式,每次在编译时即将当前时间写入设计中,即方便又不会出现忘记的情况。这里使用两种方式来实现自动获取编译时间戳的方式,一种是网上所说的通过TCL脚本的方式自动获取时间写入设计的方式,另一种是使用XILINX原语的方式。

2023-09-10 21:06:33 1437 2

原创 Vivado工具TCL脚本使用--一键生成MCS

通过Vivado固化MCS到Flash的过程中,需要将Bit文件转换为MCS文件,每次通过Vivado界面点击步骤相对繁琐,为了简化转换MCS文件的过程,通过执行一条脚本的方式来一键生成MCS文件。

2023-08-16 23:50:31 860 4

原创 基于ZYNQ的microblaze使用提示未找到ARM processor

通常使用microblaze软核的场景一般不是socfpga芯片,本次使用ZYNQ芯片是想验证一下microblaze地址空间的读写操作,手头上只有一块zynq的板子,于是想在PL端添加microblaze软核测试;

2022-07-30 13:25:06 1652 3

原创 FPGA常用接口协议--IIC

  IIC接口协议是一种比较简单、常用的一种接口协议,使用它的场景很广泛(最常见的如EEPROM读写、一些寄存器的配置等),是我们学习FPGA过程中常用的接口协议,本篇使用EEPROM(AT24C512B)器件作为目标器件进行IIC接口实现,其他器件读写方式略有差别,IIC协议不变。  IIC (Inter-Integrated Circuit(集成电路总线)),百度百科解释如下:IIC-百度百科。  这里简单概括一下协议内容:IIC(IIC,inter-Integrated circuit),两线式串行总

2022-05-03 21:26:10 4732 7

原创 FPGA常用接口协议--UART

UART接口协议是一种比较简单、非常常用的一种接口协议,使用它的场景很常见,是我们学习FPGA一定要会的接口协议

2021-11-15 10:56:49 1866 4

原创 VIVADO 调用 VCS仿真

(本次使用软件版本为Vivado 2019.2和VCS 2018)一、编译仿真库1、如下图选择Tools->Compile Simulation Libraries2、如下图①选择仿真工具;②③选择器件库(为了节省编译库时间,这里只选用VU器件,具体按实际情况选择);④选择编译库保存路径;⑤选择仿真工具路径;⑥开始编译库;3、如下图在编译库过程中,编译库过程中不要取消,要重新编译,等待本次编译完成后再重新编译;二、设置仿真工具、仿真环境1、完成编译库之后,选择 Tools->Set

2021-04-12 19:02:24 1984 2

原创 vivado导出设计文件路径

在对FPGA代码仿真的时候,有时候需要使用脚本进行仿真,当脚本仿真带有vivado IP核的时候,由于有些IP核仿真需要的文件比较多,并且不再同一个目录下,要一个一个的把所需的仿真文件找出来比较繁琐,此时我们可以用如下tcl将仿真所需文件导出report_compile_order -file file.src 导出综合&仿真所需文件所在目录保存在file.src文件中...

2021-03-03 16:37:30 2719 1

FPGA Verilog 规范 硬件描述语言 嵌入式 IEEE STD-1364

资源包含IEEE Verilog-2001标准语法规范和IEEE Verilog-2005标准语法规范,标准定义了Verilog硬件描述语言(HDL)。 Verilog 硬件描述语言(HDL)是在这个标准中定义的。VerilogHDL 是一种正式的符号,用于电子系统创建的所有阶段。因为它是机器可读和人类可读的,它支持硬件设计的开发、验证、合成和测试; 硬件设计数据的通信; 以及硬件的维护、修改和采购。该标准的主要受众是支持该语言的工具的实现者和该语言的高级用户

2023-09-12

SK Hynix Confidential Datasheet.pdf

SK Hynix Confidential Datasheet

2021-06-10

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除