陌夏微秋的博客

本专栏主要是每周介绍一个硬件电路，适合于通信、电子信息工程等专业本科生，设计模电、数电等知识，同时介绍数据手册的使用。有问题可在文章底下评论，反应多的，在本目录中加入。

SCL就是400KHz时钟。SDA，应在SCL上升沿后保持一定时间高电平，即Tsu，即此时SCL、SDA均为高。在保持Tsu后，SDA拉低，且最少具有Thd时长的低电平，即SCL为高、SDA为低。且之后SCL所有上升沿时，SDA均为高。在SCL上升沿时，SDA为低，即和开始过程的最后一句话相反，此时SCL上升沿后，SDA需要保持一定时间的低电平，即Tsu，即此时SCL为高、SDA为低，保持后，SDA拉高，即完成结束。

1、要求：通过D触发器实现一个分频器设计。2、实现方案：采用74HC74芯片，74HC74是个双D触发器，把其中的一个D触发器的“Q非”输出端接到D输入端，时钟信号输入端CLK接时钟输入信号，这样。把同一片74HC74上的两路D触发器串联起来，其中一个D触发器的输出作为另一个D触发器的时钟信号，还可以实现4分频。3、但是受限于数字芯片，其，较高频率的分频器设计后续会分享。

如题，需要设计一个通过按键选择输出的电路设计，通过实现一个选择电路，方法有很多，本文介绍采用模拟开关芯片的方式，同时还有数字开关芯片。对于，对于电源控制有NMOS、三极管、继电器等等，后续都会讨论。

通过译码器生成相差180°的时钟对，实现差分时钟。当然如果仅仅实现一个差分时钟，通过反相器，将输入直接反向就好了，但是无法保证较为准确的180°，因为具有相位延迟，但是通过译码器生成一对差分时钟，器件对于两路信号的延迟是相同的，可忽略。