陌夏微秋的博客

实际上如下的表示即可实现。&& || ^^!& | ^ ~都是对实际信号的操作。

下图表示了电路的每一个部分如何与Verilog代码的每一位对应。接入到模块外的有：三个输入端口和四个输出端口。action当你有多个assign语句时，他们出现在代码中的顺序并不重要。不像编程语言，assign语句表述了事件间的连接，而非从一个数值赋值到另一个的过程。betweenalreadyinputandoutputinput aassign一个潜在的存疑的问题现在澄清：这里绿色的箭头表示了线之间的连接，而其本身并非是线。