陌夏微秋的博客

本专栏采用正点原子领航者，ZYNQ7020（7010也可以学习）的FPGA端，从零开始学习的教程，在官方教程的基础上，加入通信类有关知识，同时融合多个工程于一体。

在之后，还可以创建一个always块，通过判断led_ctrl来对LED的IO进行操作，如此我们可以初步估计：cnt在0-25000000逐步增加，当到25000000时，将led_ctrl反转，当led_ctrl为0时，LED为01，否则为10。利用这个特性，当sys_clk时钟为50MHz，即一秒运行50_000_000次，对于0~25_000_000（25_000_000计数），一秒可以运行两次。即解释了，always #10 sys_clk=~sys_clk，这个10的单位了，即10个1ns。

（同时自动安装SDK、HLS开发软件）其可以实现针对Xilinx的FPGA创建工程，编译Verilog，使用各类IP核等，前期只需要使用vivado，对于tb仿真而言，vivado是自带仿真功能的，对于ila而言，vivado同样自带。