基于FPGA的BT1120并行数据接收（程序）

学要一直学

于 2024-08-02 11:01:27 发布

阅读量129

点赞数 7

分类专栏： FPGA 文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_39421053/article/details/140867000

版权

FPGA 专栏收录该内容

2 篇文章 0 订阅

订阅专栏

一、概述

FPGA程序主要实现16bit并行BT1120数据的接收，并输出标准vesa的YUV422视频信号。

二、程序简介

可以通过修改下述代码部分来实现其他分辨率的BT1120视频接收。

//1920*1080
parameter   h_total  = 12'd2640;
parameter   hsync_pw = 8'd44   ;  //行消隐脉冲宽度,以时钟为单位

parameter   v_total  = 12'd1125;
parameter   vsync_pw = 3'd5    ;  //行消隐脉冲宽度,以行为单位

parameter   data_f_enabel = 6'd41   ;  //有效数据的第一行,以行为单位
parameter   data_e_enabel = 12'd1120;  //有效数据的最后一行,以行为单位

parameter   data_de_start = 8'd192   ;  //数据有效开始,以时钟为单位
parameter   data_de_end   = 12'd2111;  //数据有效结束,以时钟为单位