基于FPGA的多功能图像采集存储系统设计(4)

本文详细介绍了基于FPGA的多功能图像采集存储系统设计,包括图像采集单元的电路板布局布线,视频流传输单元的Cameralink Full、HDMI输入接口和LVDS数据传输电路设计,以及系统核心控制单元的DDR3SDRAM缓存阵列、千兆以太网上传和SFP光模块通信电路设计。各部分设计注重高速信号的稳定性和抗干扰能力,确保系统的高效运行。
摘要由CSDN通过智能技术生成
3.1.3电路板布局布线设计

        图像采集单元电路板由图像传感器模组与相机控制板组成,这两组成部分在 PCB布局布线时单独进行开发。根据课题对相机机械结构设计要求,图像传感器模组电路板尺寸为38mmx38mm,相机控制板电路板尺寸为40mmx40mm。为了便于散热处理两模块问采用的板对板连接器合高为8.5m,高清液品开线连接器布置在相机控制板背面右边沿,便于排线安装。图像采集单元各部分电路板实物如图 3.3 所示。

        由于电路板尺寸有限,且高速信号线较多,为了提升模块工作稳定性,需为各模块设计合理的板层结构。其中图像传感器模组采用四层板进行设计,相机控制板采用八层板进行设计。图像传感器模组在进行布线时,为了降低多路LVDS 差分信号之间的串扰,严格按照 3W 原则设计规范,保证差分对之间有足够的间隔。相机控制板上的LVDS 差分信号也按照同样的规范进行设计,由于板上存在缓存电路,因此在设计时采用了以下 DDR3 设计规范:所有 DDR3 信号线分组进行布线,为了尽可能地保持信号延迟一致,每组信号线布在同一信号层;为了保证各组的时钟信号串扰平衡,需将时钟信号布在每组信号线的中间位置。此外,由于图像采集单元中存在较多高速信号,为了提升该模块的信号传输质量,需对板上相应的信号传输线进行阻抗匹配设置。

3.2视频流传输单元电路设计

不同种类的图像采集单元,所采用的数据传输接口也不一样,为了提升设备的适用范围,专门设计了视频流传输单元。模块中利用 FPGA 丰富的IO 资源扩展了多种接口,从而完成图像数据的接收。该模块的电源解决方案与图像采

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

BinaryStarXin

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值