FPGA/CPLD
Archer-
每一步的坚持,期待明天的你
展开
-
VHDL 四选一数据选择器
---------------------二选一数据选择器 底层文件------------------------------- LIBRARY IEEE; USE ieee.std_logic_1164.ALL; ENTITY MUX IS PORT ( A, B, S : IN STD_LOGIC; Y : OUT STD_LOGIC ); END MUX; ARCHITECTURE ART1 OF MUX IS BEGIN Y <=原创 2021-10-20 21:50:01 · 4702 阅读 · 0 评论 -
VHDL D触发器
LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; USE IEEE.numeric_std.ALL; USE IEEE.std_logic_unsigned.ALL; ENTITY LED IS GENERIC (LIMIT : INTEGER := 255); PORT ( sys_clk : IN STD_LOGIC; --sys_rst_n : OUT STD_LOGIC; MY_LED : O原创 2021-10-20 17:43:16 · 1584 阅读 · 0 评论 -
VHDL编写3-8译码器-四种实现方式
LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; USE IEEE.numeric_std.ALL; USE IEEE.std_logic_unsigned.ALL; ENTITY LED IS GENERIC (LIMIT : INTEGER := 255); PORT ( sys_clk : IN STD_LOGIC; sys_rst_n : OUT STD_LOGIC; MY_LED : OUT原创 2021-10-15 16:11:36 · 3730 阅读 · 0 评论 -
高云IDE在线使用模式
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题,有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能,丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 欢迎使用Markdown编辑器 你好! 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mar原创 2021-10-12 14:48:37 · 396 阅读 · 0 评论