Verilog实现CRC32校验功能

一、基本原理

CRC检验原理实际上就是在一个p位二进制数据序列之后附加一个r位二进制检验码(序列),从而构成一个总长为n=p+r位的二进制序列;附加在数据序列之后的这个检验码与数据序列的内容之间存在着某种特定的关系。如果因干扰等原因使数据序列中的某一位或某些位发生错误,这种特定关系就会被破坏。因此,通过检查这一关系,就可以实现对数据正确性的检验。

二、几个基本概念

1、帧检验序列FCS(Frame Check Sequence):为了进行差错检验而添加的冗余码。

2、多项式模2运行:实际上是按位异或(Exclusive OR)运算,即相同为0,相异为1,也就是不考虑进位、借位的二进制加减运算。如:10011011 + 11001010 = 01010001。

3、生成多项式(generator polynomial):当进行CRC检验时,发送方与接收方需要事先约定一个除数,即生成多项式,一般记作G(x)。生成多项式的最高位与最低位必须是1。常用的CRC码的生成多项式有:

CRC8=X8+X5+X4+1

CRC-CCITT=X16+X12+X5+1

CRC16=X16+X15+X5+1

CRC12=X12+X11+X3+X2+1

CRC32=X32+X26+X23+X22+X16+X12+X11+X10+X8+X7+X5+X4+X2+X1+1

每一个生成多项式都可以与一个代码相对应,如CRC8对应代码:100110001

3.Verilog实现CRC32校验功能

    function    [31 : 0] CRC32_Gen;

        input   [ 7 : 0] data_in  ;    // Data In
        input   [31 : 0] code_in  ;    // Code In 

        reg     [31 : 0] new_code ;    // New  CRC Code 

        begin 
            // CRC Code Generate
            new_code[ 0] = data_in[6] ^ data_in[0] ^ code_in[24] ^ code_in[30];
            new_code[ 1] = data_in[7] ^ data_in[6] ^ data_in[1] ^ data_in[0] ^ code_in[24] ^ code_in[25] ^ code_in[30] ^ code_in[31];
            new_code[ 2] = data_in[7] ^ data_in[6] ^ data_in[2] ^ data_in[1] ^ data_in[0] ^ code_in[24] ^ code_in[25] ^ code_in[26] ^ code_in[30] ^ code_in[31];
            new_code[ 3] = data_in[7] ^ data_in[3] ^ data_in[2] ^ data_in[1] ^ code_in[25] ^ code_in[26] ^ code_in[27] ^ code_in[31];
            new_code[ 4] = data_in[6] ^ data_in[4] ^ data_in[3] ^ data_in[2] ^ data_in[0] ^ code_in[24] ^ code_in[26] ^ code_in[27] ^ code_in[28] ^ code_in[30];
            new_code[ 5] = data_in[7] ^ data_in[6] ^ data_in[5] ^ data_in[4] ^ data_in[3] ^ data_in[1] ^ data_in[0] ^ code_in[24] ^ code_in[25] ^ code_in[27] ^ code_in[28] ^ code_in[29] ^ code_in[30] ^ code_in[31];
            new_code[ 6] = data_in[7] ^ data_in[6] ^ data_in[5] ^ data_in[4] ^ data_in[2] ^ data_in[1] ^ code_in[25] ^ code_in[26] ^ code_in[28] ^ code_in[29] ^ code_in[30] ^ code_in[31];
            new_code[ 7] = data_in[7] ^ data_in[5] ^ data_in[3] ^ data_in[2] ^ data_in[0] ^ code_in[24] ^ code_in[26] ^ code_in[27] ^ code_in[29] ^ code_in[31];
            new_code[ 8] = data_in[4] ^ data_in[3] ^ data_in[1] ^ data_in[0] ^ code_in[0] ^ code_in[24] ^ code_in[25] ^ code_in[27] ^ code_in[28];
            new_code[ 9] = data_in[5] ^ data_in[4] ^ data_in[2] ^ data_in[1] ^ code_in[1] ^ code_in[25] ^ code_in[26] ^ code_in[28] ^ code_in[29];
            new_code[10] = data_in[5] ^ data_in[3] ^ data_in[2] ^ data_in[0] ^ code_in[2] ^ code_in[24] ^ code_in[26] ^ code_in[27] ^ code_in[29];
            new_code[11] = data_in[4] ^ data_in[3] ^ data_in[1] ^ data_in[0] ^ code_in[3] ^ code_in[24] ^ code_in[25] ^ code_in[27] ^ code_in[28];
            new_code[12] = data_in[6] ^ data_in[5] ^ data_in[4] ^ data_in[2] ^ data_in[1] ^ data_in[0] ^ code_in[4] ^ code_in[24] ^ code_in[25] ^ code_in[26] ^ code_in[28] ^ code_in[29] ^ code_in[30];
            new_code[13] = data_in[7] ^ data_in[6] ^ data_in[5] ^ data_in[3] ^ data_in[2] ^ data_in[1] ^ code_in[5] ^ code_in[25] ^ code_in[26] ^ code_in[27] ^ code_in[29] ^ code_in[30] ^ code_in[31];
            new_code[14] = data_in[7] ^ data_in[6] ^ data_in[4] ^ data_in[3] ^ data_in[2] ^ code_in[6] ^ code_in[26] ^ code_in[27] ^ code_in[28] ^ code_in[30] ^ code_in[31];
            new_code[15] = data_in[7] ^ data_in[5] ^ data_in[4] ^ data_in[3] ^ code_in[7] ^ code_in[27] ^ code_in[28] ^ code_in[29] ^ code_in[31];
            new_code[16] = data_in[5] ^ data_in[4] ^ data_in[0] ^ code_in[8] ^ code_in[24] ^ code_in[28] ^ code_in[29];
            new_code[17] = data_in[6] ^ data_in[5] ^ data_in[1] ^ code_in[9] ^ code_in[25] ^ code_in[29] ^ code_in[30];
            new_code[18] = data_in[7] ^ data_in[6] ^ data_in[2] ^ code_in[10] ^ code_in[26] ^ code_in[30] ^ code_in[31];
            new_code[19] = data_in[7] ^ data_in[3] ^ code_in[11] ^ code_in[27] ^ code_in[31];
            new_code[20] = data_in[4] ^ code_in[12] ^ code_in[28];
            new_code[21] = data_in[5] ^ code_in[13] ^ code_in[29];
            new_code[22] = data_in[0] ^ code_in[14] ^ code_in[24];
            new_code[23] = data_in[6] ^ data_in[1] ^ data_in[0] ^ code_in[15] ^ code_in[24] ^ code_in[25] ^ code_in[30];
            new_code[24] = data_in[7] ^ data_in[2] ^ data_in[1] ^ code_in[16] ^ code_in[25] ^ code_in[26] ^ code_in[31];
            new_code[25] = data_in[3] ^ data_in[2] ^ code_in[17] ^ code_in[26] ^ code_in[27];
            new_code[26] = data_in[6] ^ data_in[4] ^ data_in[3] ^ data_in[0] ^ code_in[18] ^ code_in[24] ^ code_in[27] ^ code_in[28] ^ code_in[30];
            new_code[27] = data_in[7] ^ data_in[5] ^ data_in[4] ^ data_in[1] ^ code_in[19] ^ code_in[25] ^ code_in[28] ^ code_in[29] ^ code_in[31];
            new_code[28] = data_in[6] ^ data_in[5] ^ data_in[2] ^ code_in[20] ^ code_in[26] ^ code_in[29] ^ code_in[30];
            new_code[29] = data_in[7] ^ data_in[6] ^ data_in[3] ^ code_in[21] ^ code_in[27] ^ code_in[30] ^ code_in[31];
            new_code[30] = data_in[7] ^ data_in[4] ^ code_in[22] ^ code_in[28] ^ code_in[31];
            new_code[31] = data_in[5] ^ code_in[23] ^ code_in[29];        
       
            // Output 
            CRC32_Gen = new_code;
        end 
    endfunction

直接调用function即可。

  • 3
    点赞
  • 61
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 3
    评论
要使用Verilog实现CRC校验功能,您可以按照以下步骤进行操作: 1. 首先,您需要了解CRC校验算法的原理和参数。CRC(循环冗余校验)是一种常用的错误检测算法,通过生成多项式和除法运算来计算校验码。 2. 创建一个新的Verilog模块,用于实现CRC校验功能。您可以在模块中定义输入和输出端口,以及所需的内部信号。 3. 在模块中定义一个寄存器,用于存储CRC校验码。该寄存器的宽度应与CRC校验码的位数相匹配。 4. 根据所选的CRC多项式,定义一个多项式寄存器。该寄存器的宽度应比CRC校验码的位数大1,最高位为1。 5. 在模块中添加一个状态机,用于执行CRC校验过程。状态机可以包含“初始化”、“计算”和“输出”等状态。 6. 在“初始化”状态中,将CRC寄存器和数据寄存器清零,并将多项式寄存器赋值为所选的CRC多项式。 7. 在“计算”状态中,使用一个循环来遍历输入数据。对于每个数据位,执行以下操作: - 从数据寄存器中取出下一位数据,并与CRC寄存器的最高位进行异或运算。 - 将CRC寄存器向左移动一位。 - 如果异或结果为1,则将CRC寄存器与多项式寄存器进行异或运算。 8. 在“输出”状态中,将CRC寄存器的值输出到输出端口。 9. 在模块的主体中,使用时钟信号和状态机控制信号来控制CRC校验的执行过程。确保时序逻辑正确,并遵循Verilog的设计规范。 10. 进行仿真验证,确保CRC校验功能按预期工作。 请注意,这只是一个基本的实现框架,具体的实现细节可能因CRC多项式和数据宽度等因素而有所不同。您还可以通过查阅相关资料和文档,了解更多关于Verilog实现CRC校验功能的详细信息。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Mukar7

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值