Verilog实现CRC32校验功能

一、基本原理

CRC检验原理实际上就是在一个p位二进制数据序列之后附加一个r位二进制检验码(序列)，从而构成一个总长为n＝p＋r位的二进制序列；附加在数据序列之后的这个检验码与数据序列的内容之间存在着某种特定的关系。如果因干扰等原因使数据序列中的某一位或某些位发生错误，这种特定关系就会被破坏。因此，通过检查这一关系，就可以实现对数据正确性的检验。

二、几个基本概念

1、帧检验序列FCS（Frame Check Sequence）：为了进行差错检验而添加的冗余码。

2、多项式模2运行：实际上是按位异或(Exclusive OR)运算，即相同为0，相异为1，也就是不考虑进位、借位的二进制加减运算。如：10011011 + 11001010 = 01010001。

3、生成多项式（generator polynomial）：当进行CRC检验时，发送方与接收方需要事先约定一个除数，即生成多项式，一般记作G（x）。生成多项式的最高位与最低位必须是1。常用的CRC码的生成多项式有：

CRC8=X8+X5+X4+1

CRC-CCITT=X16+X12+X5+1

CRC16=X16+X15+X5+1

CRC12=X12+X11+X3+X2+1

CRC32=X32+X26+X23+X22+X16+X12+X11+X10+X8+X7+X5+X4+X2+X1+1

每一个生成多项式都可以与一个代码相对应，如CRC8对应代码：100110001

3.Verilog实现CRC32校验功能

    function    [31 : 0] CRC32_Gen;

        input   [ 7 : 0] data_in  ;    // Data In
        input   [31 : 0] code_in  ;    // Code In 

        reg     [31 : 0] new_code ;    // New  CRC Code 

        begin 
            // CRC Code Generate
            new_code[ 0] = data_in[6] ^ data_in[0] ^ code_in[24] ^ code_in[30];
            new_code[ 1] = data_in[7] ^ data_in[6] ^ data_in[1] ^ data_in[0] ^ code_in[24] ^ code_in[25] ^ code_in[30] ^ code_in[31];
            new_code[ 2] = data_in[7] ^ data_in[6] ^ data_in[2] ^ data_in[1] ^ data_in[0] ^ code_in[24] ^ code_in[25] ^ code_in[26] ^ code_in[30] ^ code_in[31];
            new_code[ 3] = data_in[7] ^ data_in[3] ^ data_in[2] ^ data_in[1] ^ code_in[25] ^ code_in[26] ^ code_in[27] ^ code_in[31];
            new_code[ 4] = data_in[6] ^ data_in[4] ^ data_in[3] ^ data_in[2] ^ data_in[0] ^ code_in[24] ^ code_in[26] ^ code_in[27] ^ code_in[28] ^ code_in[30];
            new_code