芯片电源
- VCC:即接入电路的电压;
- VDD:即器件内部的工作电压;
- VSS:即电路公共接地端电压。
- GND:即电压参考基点。
- VEE:负电压供电
- VPP:编程/擦除电压。
- V* 与 V*A的区别是:数字与模拟的区别
π型滤波设计
- 晶体电路设计多采用π型滤波设计
- 注意一下几点
- 布局紧凑,放置在主控同一侧,靠近主控IC
- 布局尽量使电容分支要短,目的是为了减少寄生电容
- 晶振电路采用π型滤波形式,放在晶振前面
- 要远离大功率的元器件等发热期间
电磁兼容控制策略
- 传输通道抑制:具体有滤波、屏蔽、搭接、接地、布线
- 空间分离:地点位置控制、自然地形隔离、方位角控制、电场矢量方向控制
- 时间分隔:时间公用准则、雷达脉冲同步、主动时间分隔、被动时间分隔
- 频率管理:频率管制、滤波、频率调制、数字传输、光电转换
- 电气隔离:变压器隔离、光电隔离、继电器隔离、DC/DC变换
区分模拟地和数字地的方法
方法
- 直接分开,在原理图中将数字区域的地连接为DGND,模拟区域的地连接为AGND,然后PCB中的地平面分割为数字地与模拟地,并把间距拉大
- 数字地与模拟地之间用磁珠连接。
- 数字地与模拟地之间用电容连接,运用电容隔直通交的原理。
- 数字地与模拟地之间用电感连接,电感值从几H到几土uH不等。
- 数字地与模拟地之间用0欧姆电阻连接。
- 总之,关键是模拟地和数字地要一点接地。
- 建议:不同种类地之间用0欧电阻相连:电源引入高频器件时用磁珠:高频信号线耦合用小电容;电感用在大功率低频上。
缺点
- 简单地说,电容隔直通交,造成浮地。电容不通直流,会导致压差和静电积累,摸机壳会麻手。如果把电容和磁珠并联,就是画蛇添足,因为磁珠通直,电容将失效。串联的话就显得不伦不类。
- 电感体积大,杂散参数多,特性不稳定,离散分布参数不好控制。电感也是陷波,LC谐振(分布电容),对噪点有特效。
- 磁珠的等效电路相当于带阻陷波器,只对某个频点的噪声有抑制作用。如果不能预知噪点,就很难选择型号,况且噪点频率也不一定固定,故磁珠不是一个好的选择。
- 0欧电阻相当于很窄的电流通路,能够有效地限制环路电流,使噪声得到抑制。电阻在所有频带上都有衰减作用(0 欧电阻也有阻抗),这点比磁珠强。
单点接地方法
旁路电容和去耦电容
- 旁路电容是把输入信号中的高频噪声作为滤除对象,把前级携带的高频杂波滤除。
- 旁路电容就是针对高频来的,利用了电容的频率阻抗特性。
- 去耦电容是电路中装设在元件的电源端的电容,此电容可以提供较稳定的电源,同时也可以降低元件耦合到电源端的噪声,间接可以减少其他元件受此元件噪声的影响。
- 去耦电容一般都很大,对更高频率的噪声基本无效。
- 为了较好的效果,保险的方法就是多并几个电容
降低串扰的方法
- 增加信号路径之间的间距
- 用平面作为返回路径
- 使耦合长度尽量短
- 在带状线层布线
- 减小信号路径的特性阻抗
- 使用介电常数较低的层叠
- 在封装和接插件中不要公用返回管脚
- 使用两端和整条线土有短路过孔的防护布线等
过孔的寄生电容和寄生电感
- 过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间,降低了电路的速度。
- 铺地层上的隔离孔直径为D2.过孔焊盘的直径为D1. PCB板的厚度为T,板基材介电常数为ε
- C=1.41εTD(D2-D1)
- 寄生串联电感会削弱旁路电容的贡献,减弱整个电源系统的滤波效用
- h是过孔的长度,d是中心钻孔的直径
- L=5.08h[ln(4h/d)+1]
消除过孔寄生电容与寄生电感的方法
- 选择合理尺寸的过孔大小,选用10/20mil的过孔较好
- 使用较薄的PCB板有利于减小过孔的两种寄生参数。
- PCB板上的信号走线尽量不换层,也就是说尽量不要使用不必要的过孔。
- 电源和地的管脚要就近打过孔,过孔和管脚之间的引线越短越好,因为它们会导致电感的增加。同时,电源和地的引线要尽可能粗,以减少阻抗。
- 在信号换层的过孔附近放置一 些接地的过孔,以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。
跨分割及其坏处
- PCB中的信号线都是阻抗线,是有参考的平面层。电源平面的分割或者地平面的分割,会导致平面的不完整。这样,信号走线的时候,它的参考平面就会出现从一个电源面跨接到另一个电源面,这种现象就叫作信号跨分割。
- 坏处
- 导致走线的阻抗不连续。
- 容易使信号之间发生串扰
- 引发信号之间的反射。
- 增大电流的环路面积、加大环路电感,使输出的波形容易振荡。
- 增加向空间的辐射干扰,同时容易受到空间磁场的影响。
- 加大与板上的其他电路产生磁场耦合的可能性。
- 环路电感上的高频压降构成共模辐射源,并通过外接电缆产生共模辐射
LDO选择关键数据
- 压差(Dropout)、噪声(Noise)、 电源抑制比(PSRR)、 静态电流(Iq)
0欧电阻作用
- 在电路中没有任何功能,只是出于在PCB上为了调试方便或兼容设计等原因
- 作跳线使用,避免跳针成为天线造成的高频干扰
- 在匹配电路参数不确定时,以0欧姆电阻代替,实际调试的时候,再以具体数值的元件代替
- 接0欧姆电阻,接上电流表,这样方便测量耗电流
- 在布线时,如果实在布不过去了,也可以加一个0欧姆电阻,当作跳线
- 在高频信号下,充当电感或电容(与外部电路特性有关)电感用,主要是解决EMC问题
- 单点接地,指保护接地、工作接地、直流接地在设备上使之相互分开,各自成为独立系统。
- 跨接时用于电流回路。电源、地平面分割完成后,造成信号最短回流路径断裂。此时,信号回路不得不绕道,形成很大的环路面积,电场和磁场的影响就变强了,容易造成干扰被干扰。在分割区上跨接0欧姆电阻,可以提供较短的回流路径,减小干扰。
- 数字和模拟等混合电路中,往往要求两个地分开,并且单点连接。这时可以用一个0欧姆电阻来连接这两个地,而不是直接连在一起
- 配置电路,产品上不应出现跳线和拨码开关,用户会误动设置。为了减少维护费用,应用0欧姆电阻代替跳线等焊在板子上
PCB散热方法
- 对发热量大的元器件加上散热片
- 采用空气流通冷却,器件按纵长方式排列,或按横长方式排列
- 铜箔线路和过孔是热的良导体,因此可以提高铜箔剩余率(背部开天窗)和增加导热过孔
- 发热量小的元器件(如小信号晶体管、小规模集成电路、电解电容等)放在气流的入口处,发热量大的元器件(如功率晶体管、大规模集成电路等)放在气流的出口处
- 大功率元器件,应尽量靠近PCB板边放置,以便减少这些元器件工作时对其他元器件温度的影响
- 避免PCB上热点的集中,保持PCB表面温度均匀
高速设计中电容和电感作用
- 电容
- 电荷缓冲池。当外部电压变化,电容存储的电荷来吸收这种变化,将工作电压的变化转变为电容中电荷的变化,从而保持元器件工作电压的稳定
- 高频噪声的重要泄放通路。对高频信号呈现低阻抗,所以可以泄放到相对稳定的地平面上
- 实现交流耦合
- 电感
- 通直隔交
- 阻碍电流变化过大,从而使元器件工作电流保持稳定
- 滤波功能。低通滤波器,一般基于电感和电容来构建
端接的种类
- 信号的反射可以采用端接电阻来达到线路的阻抗匹配,是减轻反射信号影响的一种有效方式
- 源端端接,接在信号源端或信号发送端的端接,一般与信号走线串接
- 源端端接的优点是提供较慢的上升时间,减少反射量,产生更小的EMI,从而降低过冲,增加信号的传输质量。在PCB设计中处理源端端接时,串接的电阻、电容要靠近信号源端或信号发射端放置。
- 终端端接,接在信号终端或信号接收端的端接,一般与信号走线并接
- 终端端接的优点是可用于分布负载, 并能够全部吸收传输波以消除反射。它的缺点是需额外增加电路的功耗,会降低噪声容限。在PCB设计中处理终端端接时,串接的电阻、电容要靠近末端或信号接收端放置
PCB常用的存储器
- SDRAM DDR DDR2 DDR3 FLASH QDR
上下拉电阻的作用
- 提高电压准位。例如驱动三级管,三级管的C极就会接达到需要电压的上拉
- 加大输出管脚的驱动能力。51的P0口
- N/Apin防静电、防干扰。给确定的电平防止外界随机电平影响。看手册要求有些芯片不用的引脚就悬空
- 电阻匹配。端接的知识。
- 预设空间状态默认电位。比如IIC总线的空闲状态的电平
- 提高芯片输入信号的噪声容限。输入端高阻态可能会收到随机电平,驱动三级管接下拉就是这样
屏蔽罩的作用
- 材料一般是不锈钢和洋白铜
- 用屏蔽体将元器件、电路、组合件、电缆或整个系统的干扰源包围起来,防止干扰电磁场向外扩散
- 用屏蔽体将接收电路、设备或系统包围起来,防止它们受到外界电磁场的影响
- 屏蔽静电、防止电磁干扰、对电子元器件起保护作用
拼版
- 拼板设计在拼接处割开一个v型槽
- 在拼接处打邮票孔如直径0.5间隔1mm
防止影响
3w和20H原则,
信号走线的间距早保持3倍线宽
电源层比地层内缩1mm 然后在内缩带打过孔150mil一个