数字IC验证
文章平均质量分 75
数字IC验证相关
KGback
一个ICer的搬砖生涯
展开
-
数字IC验证——AutoTB
自动化生成验证环境原创 2024-01-11 11:54:58 · 456 阅读 · 0 评论 -
数字IC验证——PSS可移植测试用例
PSS是Accellera组织定义的测试用例生成规范原创 2023-09-03 22:51:44 · 1394 阅读 · 3 评论 -
xcelium——重要特性——提高编译仿真性能
解决编译仿真的瓶颈问题,提高整体性能原创 2023-01-12 15:06:49 · 1608 阅读 · 0 评论 -
xcelium——重要特性——X态传播检查
检查X态传播。原创 2022-11-18 15:31:05 · 1010 阅读 · 0 评论 -
IC设计——EDA软件篇——xcelium
xcelium是cadence的仿真工具,原型是incisive,对标synopsys的VCS原创 2020-10-07 15:35:13 · 16298 阅读 · 0 评论 -
IC设计——EDA软件篇——VCS使用
描述vcs的常用用法原创 2020-08-03 08:56:05 · 11595 阅读 · 0 评论 -
数字IC验证——Verilog不可综合代码及testbench写法
在RTL代码编写结束后,需要对其编写testbench完成对待测设计的例化,测试代码的封装,生成输入激励,收集输出相应,决定对错和衡量进度。原创 2020-08-16 22:19:55 · 4655 阅读 · 1 评论 -
IC验证——SystemVerilog学习
systemverilog(以下简称SV)原创 2020-05-25 15:56:30 · 9147 阅读 · 0 评论 -
IC验证——SystemVerilog基本语法
SV和Verilog的语法类似,和C/C++也有些共性,基本SV可包含Verilog的所有规则,本文会在以下博文内容外做补充,若有相异处下文会特意指出。原创 2020-06-04 09:04:10 · 17246 阅读 · 1 评论 -
数字IC设计概述
数字IC设计和验证的知识积累原创 2019-12-06 22:33:55 · 5241 阅读 · 1 评论 -
IC验证——UVM学习
UVM是一种基于Systemverilog的验证方法学,其特征是提供用于基本验证结构和可调用的基础类库,可让验证工程师快速搭建可靠的验证框架。UVM自定义的框架构建类和测试类能够帮助验证师减轻环境构建的负担,将更多的精力集中于制定验证计划和创建测试场景。1. 类库地图核心基类:提供最底层的支持,包括复制、创建、比较和打印等 工厂类(factory):提供注册环境组件、创建组件和覆盖组件类型的方法 事务(transaction)和序列(sequence)类:规定TLM传输管道中的数据类型和数据生成原创 2020-06-08 15:06:08 · 4598 阅读 · 0 评论