PCIe
文章平均质量分 82
关于PCIe的学习、工程记录
KGback
一个ICer的搬砖生涯
展开
-
2.4.8 PCIe——物理逻辑层——REFCLK
pcie的参考时钟由板级输入,提供给IP内PHY层的PLL使用,由PLL产生core_clk和pipe_clk。原创 2023-02-12 10:55:21 · 4321 阅读 · 0 评论 -
5.4 PCIe——硅后测试
芯片流片完成后需要上板进行测试,考虑到PCIe高速协议的复杂性,需要采用一系列手段对信号质量进行测试,以确保误码率在一定范围内,从而不会引起通信错误。原创 2023-02-02 16:13:10 · 1463 阅读 · 0 评论 -
2.5.3 PCIe——物理电气子层——动态均衡
因为PCIE 3.0信号的速率可以达到8Gb/s,而且链路通道走线也可能会很长,这可能会导致高速信号衰减过大,为了补偿channel的衰减需要增加传输信号的高频成分,让高频和低频能量差不多,这就是equalization。因此在PCIE 3.0的Tx和Rx端均使用了均衡设置,以补偿长链路时高速信号的衰减。原创 2023-01-30 09:35:52 · 2351 阅读 · 0 评论 -
1.3 PCIe——硬件实现架构
PCIe的设计可以分为controller和PHY,整体设计较为复杂,一般可向IP厂商定制设计,controller和PHY模块的接口是PIPE接口原创 2023-01-18 17:09:14 · 6687 阅读 · 2 评论 -
2.4.2 PCIe——物理层——字符序列
物理层定义了一系列的字符集,这些字符根据规则排序组成了物理层数据包。原创 2023-01-18 08:54:50 · 1466 阅读 · 0 评论 -
2.3 数据链路层(DLL)模块分析
数据链路层介于事务层和物理层,主要进行数据链路管理和辅助TLP报文的传输。原创 2022-11-05 17:22:54 · 1136 阅读 · 0 评论 -
3.8 PCIe控制器——运行机制——错误处理
pcie控制器中存在多种类型的错误,这些错误有不同的处理方式,大致可分为correctable error和uncorrectable error,其中uncorrectable error可分为fatal error和non-fatal error原创 2022-11-03 19:33:58 · 1746 阅读 · 0 评论 -
PCIe控制器——数据链路层——flow control
流控制,保证发送端的PCIe设备永远不会发送接收端PCIe设备不能接收的TLP(事务层包)。也就是说,发送端在发送前可以通过Flow Control机制知道接收端能否接收即将发送的TLP。原创 2022-10-26 11:35:52 · 1927 阅读 · 0 评论 -
PCIE控制器——数据链路层——DLLP报文
DLLP报文通常用于用于链路管理。原创 2022-10-23 17:00:14 · 1106 阅读 · 0 评论 -
1.2 PCIe——PCIe电气特征
PCIe的板级电气特征原创 2022-05-23 22:57:20 · 3136 阅读 · 0 评论 -
PCIe——配置空间寄存器
每一个PCI设备都有一个256 byte的配置寄存器空间,它分为64 byte的头标区(如下图所示,固定不变)和192 byte 的设备关联区(设备自己独有)原创 2022-02-06 18:00:35 · 9744 阅读 · 0 评论 -
2.2 PCIe控制器——传输层——数据报文TLP格式
PCIe采用串行连接方式,并使用数据报文(TLP)的形式进行数据传输。数据报文发送时在核心层中产生,经过设备的事务层、数据链路层和物理层,最终发送出去;接收时则相反。原创 2022-01-21 10:25:01 · 11860 阅读 · 3 评论 -
Linux——驱动开发——PCIe驱动代码分析
linux启动过程中进入驱动加载阶段时首先通过函数platform_drc_probe()进行设备树信息提取原创 2021-12-29 17:36:11 · 13019 阅读 · 2 评论 -
2.2.2 PCIe控制器——事务层——总线传输事务
PCIe中有多种总线传输类型,以下根据不同类型来详述。原创 2021-12-14 16:58:18 · 1244 阅读 · 0 评论 -
2.4.1 PCIe——物理逻辑层——链路训练状态机
该过程的主要目的是host在识别枚举PCIe设备之前,设备与主机在PCIe链路上都发生了什么事情,主要流程为上电后两侧根据PCIe总线协议进入LTSSM流程;该过程是一套硬件自动化的流程,链路双方自动协商速率和宽度,调节发送和接收参数,从而达到最佳信号质量。根据信号完整性的不同,尽管Root port支持PCIe Gen3/4,但主板走线有问题,有干扰,可能只能Training出Gen2,甚至Gen1的速度来。原创 2021-12-01 10:22:26 · 8525 阅读 · 0 评论 -
SoC设计与验证——大型IP——PCIe控制器
PCIE总线技术,也叫计算机内部总线技术”Peripheral Component Interconnect”,即外围组件互联。PCIe一般用在大型数据中心,可以接显卡,网卡等片外设备。原创 2021-11-02 08:32:43 · 12258 阅读 · 2 评论 -
1.4 PCIe——地址空间划分及地址转换
由于不同厂商的PCIE控制器有不同的地址转换方式,但大致原理类似,本文将以某大型EDA厂商的pcie控制器为例辅以解释。该控制器机制和PowerPC体系架构下的PCIe控制器类似。原创 2021-10-30 16:18:11 · 10264 阅读 · 8 评论