FPGA
文章平均质量分 62
Rudy718
这个作者很懒,什么都没留下…
展开
-
SDRAM,DDR1,DDR2,DDR3,DDR4的区别及其特点
**SDRAM,DDR1,DDR2,DDR3,DDR4的区别及其特点**SDRAM(Synchronous Dynamic Random Access Memory):为同步动态随机存取内存,是有一个同步接口的动态随机存取内存(DRAM)。通常DRAM是有一个异步接口的,这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口,在响应控制输入前会等待一个时钟信号,这样就能和计算机的系统总线同步。SDRAM之所以成为DRAM就是因为它要不断进行刷新(Refresh)才能保留住数据,因为刷新(Refr原创 2021-04-16 19:29:40 · 5993 阅读 · 0 评论 -
DDR4 IP核的配置与控制
DDR4 IP核的配置与控制IP配置如下图顶层外接引脚 input wire pll_ref_clk, // pll_ref_clk.clk, PLL reference clock input input wire oct_rzqin, // oct.oct_rzqin, Calibrated On-Chip Termination (OCT) RZQ input pin o原创 2021-04-16 22:06:37 · 2654 阅读 · 1 评论