基于FPGA数字时钟的设计(附源码)

大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注“FPGA技术江湖”微信公众号,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。

今天给大侠带来基于FPGA数字时钟的设计,附源码,获取源码,请在“FPGA技术江湖”公众号内回复“基于FPGA数字时钟的设计源码”,可获取源码文件。话不多说,上货。

本次的设计的数字钟思路描述如下,使用3个key按键,上电后,需要先配置数字时钟的时分秒,设计一个按键来控制数字时钟的时,第二个按键来控制数字时钟的分,本次设计没有用按键控制数字时钟的秒,原理一样,大家可以自己做拓展设计再使用一个按键控制数字时钟的,然后用第三个按键来控制数字时钟的运行。采取"Top to down"设计思想,分模块设计,由于本次设计比较简单,这里就没有设计总设计框架图,上面也大致描述了设计思路,给大家截取RTL级视图提供参考,具体设计如下:

附设计代码:(源码文件可从公众号内部获取)

总模块:

 

按键模块:

 

消抖模块:

 

数码管模块:

 

控制模块:

 

大侠们,江湖偌大,继续闯荡,愿一切安好,有缘再见!

FPGA技术江湖 单片机 硬件工程 嵌入式硬件
欢迎关注“FPGA技术江湖”、“叁芯智能科技”和“叁芯智能FPGA课程”微信公众号,公众号内部可获得更多资源哦,交流学习,共同进步!
已标记关键词 清除标记
相关推荐
实付 49.90元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值