FPGA零基础学习:数字电路中的时序逻辑
大侠好,欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的“傻瓜式”讲解,让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。
系统性的掌握技术开发以及相关要求,对个人就业以及职业发展都有着潜在的帮助,希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容,学习FPGA设计方法及设计思想的同时,实操结合各类操作软件,会让你在技术学习道路上无比的顺畅,告别技术学习小BUG卡破脑壳,告别目前忽悠性的培训诱导,真正的去学习去实战应用,这种快乐试试你就会懂的。话不多说,上货。
数字电路中的时序逻辑
作者:郝旭帅 校对:陆辉
在各种复杂的数字电路中,不但需要对二值信号进行算数运算和逻辑运算,还经常需要将这些信号和运算结果保存起来。为此,需要使用具有记忆功能的基本逻辑单元。能够存储1位的二进制数码的单元电路称为触发器。
为了实现记忆1位二值信号的功能,触发器必须具备以下两个基本特点:
-
具有两个能自行保持的稳定状态,用来表示逻辑状态的0和1,或二进制数的0和1。
-
在触发信号的操作下,根据不同的输入信号可以置成1或0状态。
由于采用的电路结构形式不同,触发信号的触发方式也不一样。触发方式分为电平触发、脉冲触发、边沿触发三种。
SR锁存器是各种触发器电路的基本构成部分。