计算机组成原理总结

第1章 计算机系统概述 💻

1.计算机的基本结构

• 早期的冯·诺伊曼结构：
  • 以运算器为中心
  • 按地址访问且指令顺序执行
• 现代计算机结构：
  • 以存储器为中心

2.计算机的功能部件

• MAR：用于存放访存地址，其位数取决于存储单元的数量
• MDR：用于暂存从存储器读或写的数据，其位数取决于存储字长
• PC：用于存放下一条指令的地址
• IR：用于存放当前的指令

3.计算机的性能指标

• 机器字长：计算机一次整数运算能处理的二进制位数
• 存储字长：一个存储单元存放的二进制代码长度
• CPU执行时间：
  $$\mathrm{t}=\frac{\mathrm{cycles}}{\mathrm{f}}=\frac{\mathrm{instructions}\times \mathrm{CPI}}{\mathrm{f}}$$
• MIPS(Million Instructions Per Second)：
  $$\mathrm{MIPS}=\frac{\mathrm{f}}{\mathrm{CPI}}$$
• MFLOPS, GFLOPS, TFLOPS

---

第2章 数据的表示和运算 🔍

0.基础知识

①数据的存储和排列

• 大端方式：高位存放在低地址
• 小端方式：高位存放在高地址
• 边界对齐

---

②C语言整数类型转换

• 有符号数和无符号数转换

unsigned short x = 65535; // 0xFFFF
short y = x;			  // y = -1

• 不同字长整数的转换

/**
 * 短字转长字
 */
short x = -16;			// 0xFFF0
int y = x;				// 0xFFFFFFF0 = -16
unsigned short a = (unsigned short)x;
unsigned int b = a;		// 0x0000FFF0 = 65520

/**
 * 长字转短字
 */
int m = 65520;			// 0x0000FFF0
short n = (short)x;		// 0xFFF0 = -16

---

1.定点数的二进制表示

• 真值0 的原码和反码都有2种表示法，即 +0 和 -0
• 真值0 的补码和移码只有1种表示法
• 移码只能表示整数，补码符号位取反就是移码
• 设$x_0$为符号位，定点整数 $x_0,x_1{x}_2...x_n$，定点小数 $x_0.x_1{x}_2...x_n$

	定点整数	定点小数
原码	$-(2^n-1)\sim (2^n-1)$	$-(1-2^{-n})\sim (1-2^{-n})$
反码	$-(2^n-1)\sim (2^n-1)$	$-(1-2^{-n})\sim (1-2^{-n})$
补码	$-2^n\sim 2^n-1$	$-1\sim 1-2^{-n}$
移码	$-2^n\sim 2^n-1$

• 8位定点整数（含1位符号）：
  • 原码：1111 1111 ~ 0111 1111 范围是 -127 ~ 127
  • 反码：1000 0000 ~ 0111 1111 范围是 -127 ~ 127
  • 补码：1000 0000 ~ 0111 1111 范围是 -128 ~ 127
  • 移码：0000 0000 ~ 1111 1111 范围是 -128 ~ 127
• 8位定点小数（含1位符号）：
  • 原码：1.111 1111 ~ 0111 1111 范围是 $\frac{-127}{128}$ ~ $\frac{127}{128}$
  • 反码：1.000 0000 ~ 0111 1111 范围是 $\frac{-127}{128}$ ~ $\frac{127}{128}$
  • 补码：1.000 0000 ~ 0111 1111 范围是 -1 ~ $\frac{127}{128}$

---

2.定点数的移位运算

• 算术移位：只适用于有符号数
  • 正数的原码、补码、反码：左移、右移都是补0
  • 负数的原码：左移、右移都补0
  • 负数的反码：左移、右移都补1
  • 负数的补码，左移补0，右移补1
• 逻辑移位：只适用于无符号数
  • 左移和右移都是补0
• 补码左移溢出：补码的符号位和最高有效位不同时，算术左移会发生溢出
  • 0000 0001 (+1) → 0000 0010 (+2)
  • 0100 0001 (+65) → 0000 0010 (+2)
  • 1100 0001 (-63) → 1000 0010 (-126)
  • 1000 0001 (-127) → 1000 0010 (-126)

---

3.定点数的加减运算

• 补码加减法：有符号数加减、无符号数加减，有符号数与无符号数加减，在运算过程中两数都被视为补码，只是最后对结果的解释不一样
  $$\begin{array}{rl}& [A+B{]}_{补}=[A{]}_{补}+[B{]}_{补}(mod{2}^{n+1})\\ & [A-B{]}_{补}=[A{]}_{补}+[-B{]}_{补}(mod{2}^{n+1})\end{array}$$

/* 
 *   a = 1000 0000 
 *   b = 1000 0001 
 * 	-b = 0111 1111
 * a-b = 1111 1111
*/
unsigned char a = 128;
unsigned char b = 129; 
unsigned char s1 = a - b;	// s1 = 255	
char s2 = a - b;			// s2 = -1

unsigned char a = 128;
char b = -127; 
char s1 = a + b;	// s1 = 1	
char s2 = a - b;	// s2 = 255

• 溢出判断：2个符号相同的数相加、2个符号不同的数相减，可能出现溢出
  • 采用1位符号位：2个操作数符号相同，结果与原操作数符号不同，表示溢出
  • 采用1位符号位：符号位进位与最高有效位的进位不同，表示溢出
  • 采用2位符号位：运算结果的符号位为 01 表示上溢出，10 表示下溢出

---

4.定点数的乘法运算

Booth算法：$[x{]}_{补}=x_s.x_1{x}_2...x_n，[y{]}_{补}=y_s.y_1{y}_2...y_n，$

• 末尾增设附加位 $y_{n+1}=0$
• $[x{]}_{补}$ 用双符号位，$[y{]}_{补}$ 用单符号位
• 从 $00.0000$ 开始加起，共进行 $n+1$ 次加法和 $n$ 次右移
  $$y_n{y}_{n+1}=\{\begin{array}{l}00或11：部分积右移1位\\ 01：部分积加[x{]}_{补}，再右移1位\\ 10：部分积加[-x{]}_{补}，再右移1位\end{array}$$

---

5.浮点数的规格化

• 规格化的目的是提高运算的精度
• 左规：尾数左移1位，阶码减1
• 右规：尾数右移1位，阶码加1
• 基数为2时，原码规格化的尾数最高位为1，补码规格化的尾数最高位和符号位相反
• 设浮点数字长为阶码 1+7 位，尾数 1+23 位，基数为 2，且尾数为规格化形式，浮点数用补码表示时，表示范围为：
  $$\begin{array}{rl}0.1111111;0.\underset{23bits}{\underbrace{\mathrm{1111...1}}}& \Rightarrow 2^{+127}\times (1-2^{-23})\\ 1.0000000;0.\underset{23bits}{\underbrace{\mathrm{1000...0}}}& \Rightarrow 2^{-128}\times (2^{-1})\\ 1.0000000;1.\underset{23bits}{\underbrace{\mathrm{0111...1}}}& \Rightarrow 2^{-128}\times (-2^{-1}-2^{-23})\\ 0.1111111;1.\underset{23bits}{\underbrace{\mathrm{0000...0}}}& \Rightarrow 2^{+127}\times (-1)\end{array}$$

---

6.浮点数的加减运算

浮点数加减一律用补码运算，先把阶码和尾数都变为补码，然后：

• 对阶：阶码小的尾数右规，直到2个数的阶码相等
• 尾数求和：对阶后的尾数进行补码加减运算
• 规格化：
  • 若干次左规：00.0 xx…x $\Rightarrow$ 00.1 xx…x，11.1 xx…x $\Rightarrow$ 11.0 xx…x
  • 1 次右规：10.xxx…x，01.xxx…x
• 舍入：
  • 0舍1入法
  • 恒置1法
• 溢出判断：
  • 阶码的符号位为 01，表示上溢出
  • 阶码的符号位为 10，表示下溢出

---

7.浮点数 IEEE-754 标准

• 阶码用移码表示，尾数用隐藏位的原码表示
• 短浮点数 float：E 为8位， M为23位，
  $$(-1{)}^{\mathrm{s}}\times 2^{\mathrm{E}-127}\times 1.M1\le \mathrm{E}\le 254$$
• 长浮点数 double：E 为11位， M为52位，
  $$(-1{)}^{\mathrm{s}}\times 2^{\mathrm{E}-1023}\times 1.M1\le \mathrm{E}\le 2046$$
• 浮点数绝对值表示范围：

	min	max
短浮点数 float	$2^{-126}\times 1$	$2^{127}\times (2-2^{-23})$
长浮点数 double	$2^{-1022}\times 1$	$2^{1023}\times (2-2^{-52})$

• 将 -8.25 表示为单精度浮点数：
  $$\begin{array}{rl}-8.25& =-1000.01=-1.00001\times 2^3\\ & =(-1{)}^1\times 2^{130-127}\times 1.00001\\ & =1\underset{8bits}{\underbrace{10000010}}\underset{23bits}{\underbrace{\mathrm{0000100..0}}}\\ & =C1040000H\end{array}$$

---

8.校验码

①奇偶校验码

• 在原编码的最高位前加一个校验位，码距为2
• 只能检测奇数位的出错情况，不能确定出错的位置，即无法纠错
• 奇校验码：整个校验码中 1 的个数为奇数
• 偶校验码：整个校验码中 1 的个数为偶数

②海明码

• n 为有效信息的位数，k 为校验码的位数，则满足 $n+k\le 2^k-1$
• 如果是 n = 4, k = 3，设P为校验位，D为信息位，则：
  $$\begin{array}{rl}& {\mathrm{H}}_7{\mathrm{H}}_6{\mathrm{H}}_5{\mathrm{H}}_4{\mathrm{H}}_3{\mathrm{H}}_2{\mathrm{H}}_1\\ & {\mathrm{D}}_4{\mathrm{D}}_3{\mathrm{D}}_2{\mathrm{P}}_3{\mathrm{D}}_1{\mathrm{P}}_2{\mathrm{P}}_1\end{array}$$
• 校验位的计算方法：
  $$\begin{array}{rl}& {\mathrm{H}}_1={\mathrm{H}}_3\oplus {\mathrm{H}}_5\oplus {\mathrm{H}}_7\\ & {\mathrm{H}}_2={\mathrm{H}}_3\oplus {\mathrm{H}}_6\oplus {\mathrm{H}}_7\\ & {\mathrm{H}}_4={\mathrm{H}}_5\oplus {\mathrm{H}}_6\oplus {\mathrm{H}}_7\end{array}$$
• 检错原理：如果 ${\mathrm{S}}_3{\mathrm{S}}_2{\mathrm{S}}_1=000$，则说明无错
  $$\begin{array}{rl}& {\mathrm{S}}_1={\mathrm{H}}_1\oplus {\mathrm{H}}_3\oplus {\mathrm{H}}_5\oplus {\mathrm{H}}_7\\ & {\mathrm{S}}_2={\mathrm{H}}_2\oplus {\mathrm{H}}_3\oplus {\mathrm{H}}_6\oplus {\mathrm{H}}_7\\ & {\mathrm{S}}_3={\mathrm{H}}_4\oplus {\mathrm{H}}_5\oplus {\mathrm{H}}_6\oplus {\mathrm{H}}_7\end{array}$$

③CRC码

• 首先，生成多项式 $G(x)$ 的最高次为几，就在原编码的低位补几个 0
• 再用 $G(x)$ 作为除数，对补0后的编码 做模2除法，直到余数位数小于除数
• 最后在原信息码后拼接 R 位余数，得到CRC码
• 模2除法：
  • $0\pm 1=1\pm 0=1$
  • $0\pm 0=1\pm 1=0$
  • 部分余数首位为1，上商1；部分余数首位为0，上商0
• 检错原理：
  • 接收端收到的CRC码，用 $G(x)$ 做模2除法，若余数为0，则无错

---

第3章 存储系统 💿

1.存储器的分类和性能指标

• Cache-主存层次：解决CPU和主存速度不匹配问题
• 主存-辅存层次：解决存储系统的容量问题
• 常见辅存：磁盘、磁带、光盘
• 按层次分类：缓存、主存、辅存
  $$按存取方式分类\{\begin{array}{l}随机存储器RAM\\ 只读存储器ROM\\ 串行访问存储器\{\begin{array}{l}顺序存取存储器(磁带)\\ 直接存取存储器(磁盘)\end{array}\end{array}$$
• 存取周期：连续两次访存操作的最小间隔时间
• 存取时间：启动一次访存操作到完成该操作的时间
• 存取周期通常都是大于存取时间

---

2.RAM vs ROM

• RAM 是易失性存储器，ROM是非易失性存储器，易失是指断电后内容会丢失
• RAM 和 ROM 都支持随机存取

3.SRAM vs DRAM ★

• DRAM 的刷新以行为单位，只需要提供行地址
• DRAM 的刷新不需要选片，所有芯片同时被刷新
• DRAM 常用的有集中刷新、分散刷新、异步刷新，其中分散刷新没有死区
• DRAM 采用地址线复用技术，地址线是原来的 1/2，地址信号分行、列两次传送

属性	SRAM	DRAM
工作原理	触发器	电容
主要用途	Cache	主存
运行速度	↑	↓
成本	↑	↓
功耗	↑	↓
集成度	↓	↑
需要刷新	×	√
破坏性读出	×	√

4.多模块存储器

• 多模块存储器用于提高访存速度
• 高位交叉编址：
  • 多个模块不能并行访问，无法提高存储器吞吐率
• 低位交叉编址：
  • 采用流水线方式并行存取
  • 对于四体交叉存储器，给定的访存地址在相邻的4次访问出现在同一个存储模块内，会发生冲突
  • 设数据总线宽度等于模块的存储字长，模块存取一个字的存取周期为 $T$，总线传输周期为 $\Delta t$，模块数为 $k$，满足 $T=kt$，采用低位交叉编址，访问 n 个连续的存储字所需的时间为：
    $$t=T+(n-1)\Delta t=(k+n-1)\Delta t$$

体号	体内地址序号	最低2位地址
M0	$0,4,8,12,...,4k+0$	$00$
M1	$1,5,9,13,...,4k+1$	$01$
M2	$2,6,10,14,...,4k+2$	$10$
M3	$3,7,11,15,...,4k+3$	$11$

5.Cache

①映射方式

• 直接映射：$i$ 是主存块号，$C=2^c$ 是Cache的总块数，$j=imodC$
• 全相联映射
• 组相联映射：$i$ 是主存块号，$Q$ 是Cache的组数，$j=imodQ$
  
  

②替换算法

• $\mathrm{RAND}、\mathrm{FIFO}、\mathrm{LRU}、\mathrm{LFU}$

③Cache写命中的策略

• 写直达法(write-through)：既写入 cache 又写入 memory
• 写回法(write-back)：只写入 cache，被替换时才写回 memory

④Cache性能指标

• 命中率：$hit=\frac{N_c}{N_c+N_m}$
• 平均访问时间：$t_a=t_c\cdot hit+t_m(1-hit)$
• 访问效率：$e=\frac{t_c}{t_a}$
• 与无Cache相比速度提高的倍数：$n=\frac{t_m}{t_a}-1$

---

6.磁盘存储器

• 设磁盘每秒的转数为 $r$ , 每条磁道的字节数为 $N$
• 寻道时间 $T_s$，旋转延迟时间 $T_d$，传输时间 $T_t$
• 数据传输率：
  $$D=rN$$
• 平均存取时间：
  $$t=T_s+T_d+T_t=T_s+\frac{1}{2r}+\frac{b}{rN}$$

---

第4章 指令系统 💡

1.指令格式

• 定长操作码：操作码长度固定
• 扩展操作码：操作码的长度随着地址码的减少而增加

2.寻址方式

①指令寻址

• 顺序寻址：下一条指令的地址由PC自动形成
• 跳跃寻址：下一条指令的地址由指令本身给出

②数据寻址

• 隐含寻址、立即寻址
• 直接寻址、间接寻址
• 寄存器寻址、寄存器间接寻址
• 基址寻址、变址寻址
• 相对寻址：EA = (PC) + A
• 堆栈寻址：入栈为 $\mathrm{SP}-1\to \mathrm{SP}$，出栈为 $\mathrm{SP}+1\to \mathrm{SP}$

3.基址寻址 vs 变址寻址

	基址寻址	变址寻址
有效地址	EA = (BR) + A	EA = (IX) + A
扩大寻址范围	√	√
寄存器内容	由操作系统确定，不可变	由用户确定，可变
应用	多道程序技术	处理数组问题

4.RISC vs CISC ★

	RISC	CISC
指令系统	简单	复杂
指令长度	固定	不固定
通用寄存器数量	多	较少
可访存指令	只有 load/store	无限制
指令流水线	必须实现	可以实现
控制器	采用组合逻辑	采用微程序
目标代码生成	采用编译优化	难以用编译优化

第5章 中央处理器 🔑

1.CPU的基本结构

• PC, GPR, PSW 对程序员可见，即不透明的
• IR, MAR, MDR 对程序员不可见，即透明的

---

2.控制器的种类

	组合逻辑控制器	微程序控制器
执行速度	快	慢
扩展性	易扩充修改	难以修改
应用场合	RISC	CISC

• 控制器的输入信号来源：时钟信号、IR、程序状态字、控制总线
• 控制器的控制方式：同步控制、异步控制、联合控制、人工控制
• 多级时序系统：机器周期、节拍

---

3.微程序控制器

• 一条机器指令 ⇒ 一个微程序 ⇒ 若干微指令
• 一条微指令 ⇒ 若干微命令
• 控制存储器(CM)：在CPU内部，由ROM实现，用于存放微程序，是微程序控制器的核心
• 微命令：控制部件向执行部件发出的控制命令，与微操作相对应
• 微指令的地址形成
  • 直接由下地址字段确定：$\mathrm{Ad}(\mathrm{CMDR})\to \mathrm{CMAR}$
  • 根据机器指令的操作码形成：$\mathrm{OP}(\mathrm{IR})\to \mathrm{微地址形成部件}\to \mathrm{CMAR}$
• 微指令的编码方式：也叫微指令的控制方式
  • 直接编码(直接控制)
  • 字段直接编码、字段间接编码
• 微指令的格式

	水平型微指令	垂直型微指令
运行速度	快	慢
指令特点	指令长，程序短	指令短，程序长
实现	直接编码、字段直接编码、字段间接编码	采用微操作码

4.指令执行过程 ★

• 指令周期：从主存取出一条指令并执行的时间
• 机器周期：把一条指令的执行过程划分为若干阶段，完成一个阶段所需的时间称为机器周期
• 时钟周期：机器主频的倒数。一个机器周期包含若干时钟周期

①取指周期

• 如果指令字长等于存储字长，取指周期等于机器周期
• 如果指令字长等于存储字长的 2 倍，则需要 2 次访存，取指周期等于机器周期的 2 倍
  $$\begin{array}{rl}& {\mathrm{T}}_0:(\mathrm{PC})\to \mathrm{MAR}，1\to \mathrm{R}\\ & {\mathrm{T}}_1:\mathrm{M}(\mathrm{MAR})\to \mathrm{MDR}，(\mathrm{PC})+1\to \mathrm{PC}\\ & {\mathrm{T}}_2:\mathrm{MDR}\to \mathrm{IR}，\mathrm{OP}(\mathrm{IR})\to \mathrm{ID}\end{array}$$

②间址周期

$$\begin{array}{rl}& {\mathrm{T}}_0:\mathrm{Ad}(\mathrm{IR})\to \mathrm{MAR}，1\to \mathrm{R}\\ & {\mathrm{T}}_1:\mathrm{M}(\mathrm{MAR})\to \mathrm{MDR}\\ & {\mathrm{T}}_2:\mathrm{MDR}\to \mathrm{Ad}(\mathrm{IR})\end{array}$$

③执行周期

• 特别需要指出的中断返回指令
  $$\begin{array}{rl}& {\mathrm{T}}_0:\mathrm{SP}\to \mathrm{MAR}，1\to \mathrm{R}\\ & {\mathrm{T}}_1:\mathrm{M}(\mathrm{MAR})\to \mathrm{MDR}\\ & {\mathrm{T}}_2:\mathrm{MDR}\to \mathrm{PC}，(\mathrm{SP})+1\to \mathrm{SP}\end{array}$$

④中断周期

$$\begin{array}{rl}& {\mathrm{T}}_0:(\mathrm{SP})-1\to \mathrm{SP}\to \mathrm{MAR}，1\to \mathrm{W}\\ & {\mathrm{T}}_1:\mathrm{PC}\to \mathrm{MDR}\\ & {\mathrm{T}}_2:\mathrm{MDR}\to \mathrm{M}(\mathrm{MAR})，中断向量地址\to \mathrm{PC}\end{array}$$

---

5.流水线技术 ★

①基本概念

• 单周期CPU：一条指令在一个时钟周期内完成，指令之间串行执行
• 多周期CPU：一条指令的执行过程分成几个阶段，每个阶段用一个时钟周期去完成，指令之间串行执行
• 流水线CPU：在多周期CPU的基础上，每个阶段并行执行

②影响流水线的因素

• 结构相关：资源冲突，如存储器争夺
• 控制相关：条件转移指令引起，可采用分支预测解决
• 数据相关：按序流动的流水线只可能出现 RAW 相关，解决方法可采用旁路技术、流水线暂停、编译器优化
  • RAW 冲突：在上一条指令写之前就已经被读取
    $$\begin{gathered} \mathrm{ADD}{\mathrm{R}}_1,{\mathrm{R}}_2,{\mathrm{R}}_3 \\ \mathrm{SUB}{\mathrm{R}}_4,{\mathrm{R}}_1,{\mathrm{R}}_5 \end{gathered}$$
  • WAR 冲突：在上一条指令读之前就已经写入
    $$\begin{gathered} \mathrm{STA}\mathrm{M}(\mathrm{x}),{\mathrm{R}}_3 \\ \mathrm{ADD}{\mathrm{R}}_3,{\mathrm{R}}_4,{\mathrm{R}}_5 \end{gathered}$$
  • WAW 冲突：在上一条指令写之前就已经写入
    $$\begin{gathered} \mathrm{MUL}{\mathrm{R}}_3,{\mathrm{R}}_1,{\mathrm{R}}_2 \\ \mathrm{ADD}{\mathrm{R}}_3,{\mathrm{R}}_4,{\mathrm{R}}_5 \end{gathered}$$

③流水线的性能指标

• 吞吐率：单位时间内完成的指令数
  $$TP=\frac{n}{(k+n-1)\Delta t}$$
• 加速比：没有流水线和有流水线所用的时间比
  $$S=\frac{kn}{k+n-1}$$
• 效率：面积比

④流水线的多发技术

• 超标量流水线(Super Scalar)：
  • 每个时钟周期并发多条指令，多条指令并行执行
  • 不能调整指令执行顺序，依靠编译优化技术
• 超流水线(Super Pipeline)：
  • 时钟周期再分段，一个时钟周期内一个功能部件使用多次
  • 不能调整指令执行顺序，依靠编译优化技术
• 超长指令字(VLIW)：
  • 多条能并行执行的指令组成一条具有多个操作码字段的超长指令

---

第6章 总线 ☁️

1.总线分类

$$总线分类\{\begin{array}{l}片内总线\\ 系统总线\{\begin{array}{l}数据总线\\ 地址总线\\ 控制总线\end{array}\\ 通信总线\end{array}$$

2.总线的判优控制 ★

• 总线判优控制分为集中式和分布式

	链式查询	计数器定时查询	独立请求
控制线数	3	$lo{g}_{2}n+2$	$2n+1$
优点	优先级固定；结构简单，容易扩充	优先级灵活	优先级灵活，响应速度快
缺点	电路故障敏感	控制复杂	控制复杂

3.总线的通信控制

①同步通信

• 采用统一的时钟信号
• 传输速度快，可靠性较差
• 适用于总线长度短，各部件存取时间接近的系统

②异步通信

• 没有统一的时钟信号，依靠握手信号来实现，分为不互锁、半互锁、全互锁
• 异步串行通信的数据传输速度用 波特率和比特率来衡量
  • 波特率：单位时间内传送二进制数据的位数(bps)
  • 比特率：单位时间内传送二进制有效数据的位数(bps)

---

第7章 I/O系统 💾

1.I/O接口

• I/O端口：I/O接口中可被CPU直接访问的寄存器
• 统一编址：使用统一的访存指令访问I/O端口
• 独立编址：使用专门的I/O指令访问I/O端口
• I/O控制方式：程序查询方式、程序中断方式、DMA、通道

---

2.程序中断

$$中断类型\{\begin{array}{l}外部中断（硬件中断）\{\begin{array}{l}非屏蔽中断\\ 可屏蔽中断\end{array}\\ \\ 内部中断（软件中断）\{\begin{array}{l}int0：除法错中断\\ int1：单步中断\\ int3：调试中断\\ into：溢出中断\\ intn：指令中断\end{array}\end{array}$$

①中断执行过程

• 中断向量：中断服务程序的入口地址
• 中断周期内，由中断隐指令完成如下操作：
  • 关中断
  • 保存程序断点
  • 寻找中断服务程序入口地址
• 保护现场和恢复现场均由中断服务程序完成
• 中断判优的实现：硬件排队、软件排队
• 中断服务程序入口地址的寻找：硬件向量法、软件查询法

②中断屏蔽字

• 0表示允许该中断源的请求，1表示屏蔽该请求。
• 屏蔽字中 1 的个数越多，优先级越高

---

3.DMA

①DMA的传送方式

• 停止CPU访存
• DMA和CPU交替访存
• 周期挪用：I/O 设备和CPU同时请求访存，出现冲突，CPU暂时放弃总线占有权，I/O 设备挪用一个或几个存取周期

②DMA的传送过程

• 预处理：I/O 设备向 DMA 控制器发 DMA 请求，DMA 控制器向 CPU 发总线请求
• 数据传送：完全由硬件控制
• 后处理：DMA 控制器向CPU发送中断请求

4.DMA vs 程序中断 ★

• 中断响应只能发生在指令的执行周期后，DMA 响应可以发生在每个机器周期后
• 中断是软件传输，DMA 是硬件传输
• 中断传输需要CPU干预，DMA 不需要
• 中断要保护和恢复现场，DMA 不需要
• 中断能处理异常事件，DMA 不能
• DMA 响应优先级高于中断