第六章 CUDA性能优化

本文介绍了CUDA编程中性能优化的关键点,包括WARP的概念及其对线程执行的影响,以及如何避免分支导致的效率降低。通过线程块的优化减少分支状态,提升硬件利用率。同时,探讨了全局存储器带宽在矩阵乘法中的作用,展示了连续数据访问对于加速的重要性。通过对归约算法的改进,可以实现更高效的并行计算。
摘要由CSDN通过智能技术生成

第六章 性能优化

《大规模并行处理器编程实战》学习,其他章节关注专栏 CUDA C

CUDA C 编程友情链接:

6.1 WARP 和线程执行

由于 SM(Streaming Multiprocessor) 中实际由多个流处理单元(Streaming Processor, SP)进行单指令、多数据(SIMD)模式的执行,因此将线程块划分为 warp,方便调度给不同的 SP 执行。一般 warp 是 32 个线程。
在将线程划分时,按照多维数组变一维数组的映射进行32个线程的转化划分。
在这里插入图片描述

如果是三维,则先对 threadIdx.z=0 的二维进行线性排列,再对1,2…排列。
当一个 warp 中存在 if-else,循环次数不定等情况时,warp 就要进行分支(diverge),判断情况并执行。以加法归约算法说明分支的存在:
在这里插入图片描述

这是一个求和的并行加速算法,其本质是

在这里插入图片描述

可以发现,在第2,3,…次迭代中,越来越多的线程被闲置,处于分支状态。其算法复杂度如下:
在这里插入图片描述

可以通过对归约算法进行改进,从而提高硬件利用率,改进后的算法能让被使用的线程块越来越少,同时使用中的线程kernel不存在分支,多余的线程块block在逐次迭代中被释放出来,:
在这里插入图片描述

在这里插入图片描述

6.2 全局存储器的带宽

为了方便整块数据的存取,矩阵乘法中(b)的访问形式能够合并数据,即其threadIdx.y实变动的,threadIdx.x和x+1,x+2…能被一起取出,从而加速。而(a)中循环主体是threadIdx.x,不能连续取出x+1, x+2,无法进行存储加速。
在这里插入图片描述

本章学习时尚未记录,如要学习建议查看原书(百度云链接,提取码:cuda,有我做的笔记,望谅解),顺便送一本CUDA指南。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值